解释以下 RISC-V 汇编代码实现的功能。 addi a0,x0,0 addi a1,x0,1 addi a2,x0,30 loop: beq a0,a2,done slli a1,a1,1 addi a0,a0,1 j loop done: # exit code

时间: 2024-06-06 12:07:46 浏览: 4
这段 RISC-V 汇编代码实现的功能是将寄存器 a1 的值不断左移一位,直到寄存器 a0 的值等于 30 为止。具体实现过程为先将寄存器 a0 的值设为 0,寄存器 a1 的值设为 1,然后进入循环。循环中,判断寄存器 a0 的值是否等于 30,如果是则跳到 done 标签处结束循环,否则将寄存器 a1 的值左移一位并将寄存器 a0 的值加 1,然后继续循环。最终,寄存器 a1 中存储的就是 2 的 30 次方。
相关问题

32位RISC-V指令集汇编语言代码实现大数计算乘除

下面是一个使用RISC-V汇编语言实现大数计算乘除的示例代码: ``` # RISC-V大数计算乘除示例代码 # 定义大数位数 #define N 32 # 定义大数结构体 .struct BigInt .word sign # 符号位 .word data[N] # 数据位 .end # 定义乘法函数 .globl mul mul: addi sp, sp, -16 # 保存寄存器 sw ra, 0(sp) sw s0, 4(sp) sw s1, 8(sp) # 读取参数 mv s0, a0 # 大数1指针 mv s1, a1 # 大数2指针 mv a0, zero # 乘积指针 # 处理符号位 lw t0, 0(s0) lw t1, 0(s1) xor t2, t0, t1 srl t2, t2, 31 sw t2, 0(a0) # 初始化乘积为0 li t3, 0 li t4, 0 # 循环计算乘积 li t5, 0 li t6, 0 li t7, N mul_loop: beqz t7, mul_end # 结束循环 addi t7, t7, -1 lw t5, 4(s0) lw t6, 4(s1) mul t5, t5, t6 add t5, t5, t4 add t5, t5, t3 sw t5, 4(a0) srl t3, t5, 32 sll t4, t5, 32 srli t4, t4, 32 addi s0, s0, 4 addi s1, s1, 4 addi a0, a0, 4 j mul_loop mul_end: lw ra, 0(sp) lw s0, 4(sp) lw s1, 8(sp) addi sp, sp, 16 ret # 定义除法函数 .globl div div: addi sp, sp, -16 # 保存寄存器 sw ra, 0(sp) sw s0, 4(sp) sw s1, 8(sp) # 读取参数 mv s0, a0 # 大数1指针 mv s1, a1 # 大数2指针 mv a0, zero # 商指针 mv a1, zero # 余数指针 # 处理符号位 lw t0, 0(s0) lw t1, 0(s1) xor t2, t0, t1 srl t2, t2, 31 sw t2, 0(a0) # 初始化余数为被除数 li t3, 0 li t4, 0 li t5, 0 li t6, 0 li t7, N beqz t7, div_end # 被除数为0 addi t7, t7, -1 lw t5, 4(s0) lw t6, 4(s1) div_loop: blt t7, 0, div_end # 结束循环 sll t3, t3, 32 sll t4, t4, 32 sll t5, t5, 32 srl t6, t6, 32 add t3, t3, t4 add t4, t5, t6 li t5, 0 li t6, 0 li t8, 31 div_inner_loop: beqz t8, div_inner_end # 内层循环结束 addi t8, t8, -1 sll t5, t5, 1 sll t6, t6, 1 srl t7, t4, 63 add t5, t5, t7 andi t7, t4, 1 sll t6, t6, 1 or t6, t6, t7 addi t4, t4, -1 j div_inner_loop div_inner_end: sub t5, t5, 1 sub t6, t6, t3 srl t7, t6, 31 addi t7, t7, 1 xor t6, t6, t7 addi t6, t6, -1 add t3, t3, t5 addi s0, s0, 4 addi a0, a0, 4 addi t7, t7, -1 j div_loop div_end: sw t3, 4(a1) lw ra, 0(sp) lw s0, 4(sp) lw s1, 8(sp) addi sp, sp, 16 ret ``` 这个代码实现了一个BigInt结构体,其中包含一个符号位和一个32位的数据数组,用于存储大数。mul函数实现了大数乘法,div函数实现了大数除法。 在mul函数中,我们首先读取两个大数的指针,并准备一个用于存储乘积的指针。然后处理符号位,并初始化乘积为0。接下来进入循环,每次从两个大数中读取一个数据,并进行乘法运算。由于RISC-V的乘法指令只能得到低32位的乘积,因此我们需要使用加法将高位进位到下一次乘法中。最后将乘积存储到结果数组中,并更新进位值。重复上述步骤直到完成乘法。 在div函数中,我们首先读取两个大数的指针,并准备一个用于存储商和余数的指针。然后处理符号位,并初始化余数为被除数。接下来进入循环,每次将余数左移32位,并从被除数中读取一个数据。然后进入内层循环,将余数左移1位,并将被除数右移1位。如果余数大于等于除数,则将商的相应位设为1,并从余数中减去除数。最后将余数存储到结果数组中。重复上述步骤直到完成除法。 需要注意的是,这个代码只是一个简单的示例,对于实际应用还需要进行更多的优化和错误处理。

RISC-V指令集汇编语言代码实现大数计算加减乘除

以下是使用RISC-V指令集汇编语言实现大数计算加减乘除的代码示例: 加法: ``` # 加法 # 输入:a, b(a和b为两个大数,以数组形式表示,其中a[0]为最低位) # 输出:c(c为计算结果,以数组形式表示,与a、b同样以数组形式表示) addition: li t0, 0 # 初始化进位为0 li t1, 0 # 初始化循环计数器为0 li t2, 0 # 初始化a的当前位为0 li t3, 0 # 初始化b的当前位为0 li t4, 0 # 初始化c的当前位为0 addition_loop: bge t1, n, addition_end # 如果计数器已经超过n(n为大数的位数),则跳转到结束 lw t2, 0(a0) # 取出a的当前位 lw t3, 0(a1) # 取出b的当前位 add t4, t2, t3 # 计算当前位相加的结果 add t4, t4, t0 # 加上进位 sw t4, 0(a2) # 将结果存入c的当前位 sltu t0, t4, t2 # 判断是否需要进位 addi t1, t1, 1 # 计数器加1 addi a0, a0, 4 # a指针后移 addi a1, a1, 4 # b指针后移 addi a2, a2, 4 # c指针后移 j addition_loop addition_end: sw t0, 0(a2) # 将最高位的进位加入结果 ``` 减法: ``` # 减法 # 输入:a, b(a和b为两个大数,以数组形式表示,其中a[0]为最低位) # 输出:c(c为计算结果,以数组形式表示,与a、b同样以数组形式表示) subtraction: li t0, 0 # 初始化借位为0 li t1, 0 # 初始化循环计数器为0 li t2, 0 # 初始化a的当前位为0 li t3, 0 # 初始化b的当前位为0 li t4, 0 # 初始化c的当前位为0 subtraction_loop: bge t1, n, subtraction_end # 如果计数器已经超过n(n为大数的位数),则跳转到结束 lw t2, 0(a0) # 取出a的当前位 lw t3, 0(a1) # 取出b的当前位 sub t4, t2, t3 # 计算当前位相减的结果 sub t4, t4, t0 # 减去借位 sw t4, 0(a2) # 将结果存入c的当前位 sltu t0, t3, t2 # 判断是否需要借位 addi t1, t1, 1 # 计数器加1 addi a0, a0, 4 # a指针后移 addi a1, a1, 4 # b指针后移 addi a2, a2, 4 # c指针后移 j subtraction_loop subtraction_end: sw t0, 0(a2) # 将最高位的借位加入结果 ``` 乘法: ``` # 乘法 # 输入:a, b(a和b为两个大数,以数组形式表示,其中a[0]为最低位) # 输出:c(c为计算结果,以数组形式表示,与a、b同样以数组形式表示) multiplication: li t1, 0 # 初始化循环计数器为0 li t2, 0 # 初始化a的当前位为0 li t3, 0 # 初始化b的当前位为0 li t4, 0 # 初始化中间结果的当前位为0 li t5, 0 # 初始化进位为0 multiplication_outer_loop: bge t1, n, multiplication_end # 如果计数器已经超过n(n为大数的位数),则跳转到结束 li t5, 0 # 初始化进位为0 li t3, 0(a1) # 取出b的当前位 li t2, 0(a0) # 取出a的当前位 li t6, 0 # 初始化内层循环计数器为0 li t7, 0 # 初始化中间结果的当前位为0 multiplication_inner_loop: bge t6, n, multiplication_inner_end # 如果内层计数器已经超过n(n为大数的位数),则跳转到内层循环结束 lw t8, 0(a2) # 取出中间结果的当前位 mul t9, t2, t3 # 计算当前位相乘的结果 add t9, t9, t5 # 加上进位 add t7, t7, t8 # 加上中间结果的当前位 add t7, t7, t9 # 加上当前位的结果 remu t5, t7, base # 取出进位 divu t7, t7, base # 取出当前位的结果 sw t7, 0(a2) # 将结果存入中间结果的当前位 addi t6, t6, 1 # 内层计数器加1 addi a2, a2, 4 # 中间结果指针后移 j multiplication_inner_loop multiplication_inner_end: sw t5, 0(a2) # 将最高位的进位加入中间结果 addi t1, t1, 1 # 外层计数器加1 addi a0, a0, 4 # a指针后移 addi a2, a2, 4 # 中间结果指针后移 addi a1, a1, 4 # b指针后移 j multiplication_outer_loop multiplication_end: # 复制中间结果到结果数组c中 li t1, 0 li t2, 0(a3) li t3, 0(a2) multiplication_copy_loop: bge t1, n, multiplication_copy_end # 如果计数器已经超过n(n为大数的位数),则跳转到结束 lw t4, 0(t3) # 取出中间结果的当前位 sw t4, 0(t2) # 将中间结果的当前位复制到结果数组c中 addi t1, t1, 1 # 计数器加1 addi t2, t2, 4 # 结果数组指针后移 addi t3, t3, 4 # 中间结果指针后移 j multiplication_copy_loop multiplication_copy_end: ``` 除法: ``` # 除法 # 输入:a, b(a和b为两个大数,以数组形式表示,其中a[0]为最低位) # 输出:c(c为计算结果,以数组形式表示,与a、b同样以数组形式表示) division: # 初始化r为a,q为0 li t1, 0 # 初始化循环计数器为0 li t2, 0 # 初始化r的当前位为0 li t3, 0(a1) # 初始化d为b的最高位 li t4, 0 # 初始化q的当前位为0 li t5, 0 # 初始化中间结果为0 division_init_r: bge t1, n, division_init_q # 如果计数器已经超过n(n为大数的位数),则跳转到初始化q lw t2, 0(a0) # 取出r的当前位 slli t5, t5, 1 # 将中间结果左移1位 add t5, t5, t2 # 将r的当前位加入中间结果 sub t5, t5, t3 # 计算中间结果减去d的结果 bge t5, 0, division_init_r_end # 如果中间结果大于等于0,则跳转到计算q的当前位 addi t5, t5, 1 # 否则中间结果加1 addi t2, t2, base # r的当前位加上base sw t2, 0(a0) # 将r的当前位更新为新值 division_init_r_end: slli t4, t4, 1 # 将q左移1位 ori t4, t4, 1 # 将q的当前位设为1 addi t1, t1, 1 # 计数器加1 addi a0, a0, 4 # r指针后移 j division_init_r division_init_q: # q已经被初始化为0,现在需要计算每一位的值 li t1, n # 重新初始化循环计数器为n(从最高位开始计算) li t2, 0 # 初始化余数为0 li t3, 0(a1) # 初始化d为b的最高位 li t5, 0 # 初始化中间结果为0 division_loop: ble t1, 0, division_end # 如果计数器已经小于等于0,则跳转到结束 slli t2, t2, 1 # 将余数左移1位 lw t6, 0(a0) # 取出r的当前位 ori t2, t2, t6 # 将余数加上r的当前位 slli t5, t5, 1 # 将中间结果左移1位 sub t5, t2, t3 # 计算中间结果减去d的结果 bge t5, 0, division_loop_end # 如果中间结果大于等于0,则跳转到计算q的当前位 addi t2, t2, -base # 否则余数减去base addi t5, t5, 1 # 中间结果加1 division_loop_end: slli t4, t4, 1 # 将q左移1位 ori t4, t4, 1 # 将q的当前位设为1 sw t4, 0(a2) # 将计算出的q的当前位存入结果数组c中 addi t1, t1, -1 # 计数器减1 addi a0, a0, -4 # r指针前移 addi a2, a2, -4 # c指针前移 j division_loop division_end: ```

相关推荐

最新推荐

recommend-type

分布式电网动态电压恢复器模拟装置设计与实现.doc

本装置采用DC-AC及AC-DC-AC双重结构,前级采用功率因数校正(PFC)电路完成AC-DC变换,改善输入端电网电能质量。后级采用单相全桥逆变加变压器输出的拓扑结构,输出功率50W。整个系统以TI公司的浮点数字信号控制器TMS320F28335为控制电路核心,采用规则采样法和DSP片内ePWM模块功能实现SPWM波,采用DSP片内12位A/D对各模拟信号进行采集检测,简化了系统设计和成本。本装置具有良好的数字显示功能,采用CPLD自行设计驱动的4.3英寸彩色液晶TFT-LCD非常直观地完成了输出信号波形、频谱特性的在线实时显示,以及输入电压、电流、功率,输出电压、电流、功率,效率,频率,相位差,失真度参数的正确显示。本装置具有开机自检、输入电压欠压及输出过流保护,在过流、欠压故障排除后能自动恢复。
recommend-type

【无人机通信】基于matlab Stackelberg算法无人机边缘计算抗干扰信道分配【含Matlab源码 4957期】.mp4

Matlab研究室上传的视频均有对应的完整代码,皆可运行,亲测可用,适合小白; 1、代码压缩包内容 主函数:main.m; 调用函数:其他m文件;无需运行 运行结果效果图; 2、代码运行版本 Matlab 2019b;若运行有误,根据提示修改;若不会,私信博主; 3、运行操作步骤 步骤一:将所有文件放到Matlab的当前文件夹中; 步骤二:双击打开main.m文件; 步骤三:点击运行,等程序运行完得到结果; 4、仿真咨询 如需其他服务,可私信博主或扫描视频QQ名片; 4.1 博客或资源的完整代码提供 4.2 期刊或参考文献复现 4.3 Matlab程序定制 4.4 科研合作
recommend-type

电力电子与电力传动专业《电子技术基础》期末考试试题

"电力电子与电力传动专业《电子技术基础》期末考试题试卷(卷四)" 这份试卷涵盖了电子技术基础中的多个重要知识点,包括运放的特性、放大电路的类型、功率放大器的作用、功放电路的失真问题、复合管的运用以及集成电路LM386的应用等。 1. 运算放大器的理论: - 理想运放(Ideal Op-Amp)具有无限大的开环电压增益(A_od → ∞),这意味着它能够提供非常高的电压放大效果。 - 输入电阻(rid → ∞)表示几乎不消耗输入电流,因此不会影响信号源。 - 输出电阻(rod → 0)意味着运放能提供恒定的电压输出,不随负载变化。 - 共模抑制比(K_CMR → ∞)表示运放能有效地抑制共模信号,增强差模信号的放大。 2. 比例运算放大器: - 闭环电压放大倍数取决于集成运放的参数和外部反馈电阻的比例。 - 当引入负反馈时,放大倍数与运放本身的开环增益和反馈网络电阻有关。 3. 差动输入放大电路: - 其输入和输出电压的关系由差模电压增益决定,公式通常涉及输入电压差分和输出电压的关系。 4. 同相比例运算电路: - 当反馈电阻Rf为0,输入电阻R1趋向无穷大时,电路变成电压跟随器,其电压增益为1。 5. 功率放大器: - 通常位于放大器系统的末级,负责将较小的电信号转换为驱动负载的大电流或大电压信号。 - 主要任务是放大交流信号,并将其转换为功率输出。 6. 双电源互补对称功放(Bipolar Junction Transistor, BJT)和单电源互补对称功放(Single Supply Operational Amplifier, Op-Amp): - 双电源互补对称功放常被称为OTL电路,而单电源对称功放则称为OCL电路。 7. 交越失真及解决方法: - 在功放管之间接入偏置电阻和二极管,提供适当的偏置电流,使功放管在静态时工作在线性区,避免交越失真。 8. 复合管的电流放大系数: - 复合管的电流放大系数约等于两个组成管子的电流放大系数之乘积。 9. 复合管的构建原则: - 确保每个参与复合的管子的电流方向正确。 - 复合管的类型由参与复合的两个管子中的一种类型决定。 10. 复合管的优势与缺点: - 优点是能提高电流放大能力,增加集电极电流的负载能力。 - 缺点是热稳定性较差,可通过在第一个管子的发射极连接电阻来改善。 11. LM386集成电路: - 脚2是反相输入端,脚3是同相输入端。 - 脚1和8之间的外接元件用于调节增益和频率响应。 - 脚7通常是电源接地端。 - 脚5是一个内部电平移位器,用于设置工作电压范围。 - 脚4和6通常连接到电源的正负极。 12. 整流滤波电路: - 直流电压的稳定性受整流二极管的前向电压和滤波电容的充电/放电特性影响。 - 当二极管的前向电压变化或滤波电容的值改变时,输出直流电压会有波动。 这份试卷全面测试了学生对电子技术基础理论的理解,包括放大电路设计、运算放大器应用、功率放大器的工作原理,以及集成电路在实际电路中的运用。学生需要掌握这些概念并能灵活应用。
recommend-type

管理建模和仿真的文件

管理Boualem Benatallah引用此版本:布阿利姆·贝纳塔拉。管理建模和仿真。约瑟夫-傅立叶大学-格勒诺布尔第一大学,1996年。法语。NNT:电话:00345357HAL ID:电话:00345357https://theses.hal.science/tel-003453572008年12月9日提交HAL是一个多学科的开放存取档案馆,用于存放和传播科学研究论文,无论它们是否被公开。论文可以来自法国或国外的教学和研究机构,也可以来自公共或私人研究中心。L’archive ouverte pluridisciplinaire
recommend-type

VGGNet与其他深度学习模型对比:优缺点全解析,做出明智的模型选择

![VGGNet与其他深度学习模型对比:优缺点全解析,做出明智的模型选择](https://img-blog.csdnimg.cn/a02739db1463453db084046846e0549d.png?x-oss-process=image/watermark,type_ZHJvaWRzYW5zZmFsbGJhY2s,shadow_50,text_Q1NETiBA5Lmd5LmF5ZGA,size_20,color_FFFFFF,t_70,g_se,x_16) # 1. 深度学习模型概述 深度学习模型是一种强大的机器学习算法,它通过模拟人脑中的神经网络结构来学习和处理复杂数据。深度学习模
recommend-type

mysql 索引类型

MySQL中的索引类型主要有以下几种: 1. **B树索引(BTREE)**:这是最常用的索引类型,适用于大多数查询操作。B树索引的数据结构类似于一颗平衡二叉树,支持范围查询和排序。 2. **哈希索引(HASH)**:也称为散列索引,查找速度非常快,但只适用于等值查询(等于某个值),不支持范围查询。 3. **全文索引(FULLTEXT)**:用于全文本搜索,如MATCH AGAINST语句,适合于对文本字段进行复杂的搜索。 4. **空间索引(SPATIAL)**:如R-Tree,专为地理位置数据设计,支持点、线、面等几何形状的操作。 5. **唯一索引(UNIQUE)**:B树
recommend-type

电力电子技术期末考试题:电力客户与服务管理专业

"电力客户与服务管理专业《电力电子技术》期末考试题试卷(卷C)" 这份试卷涵盖了电力电子技术的基础知识,主要涉及放大电路的相关概念和分析方法。以下是试卷中的关键知识点: 1. **交流通路**:在放大器分析中,交流通路是指忽略直流偏置时的电路模型,它是用来分析交流信号通过放大器的路径。在绘制交流通路时,通常将电源电压视为短路,保留交流信号所影响的元件。 2. **放大电路的分析方法**:包括直流通路分析、交流通路分析和瞬时值图解法。直流通路关注的是静态工作点的确定,交流通路关注的是动态信号的传递。 3. **静态工作点稳定性**:当温度变化时,三极管参数会改变,可能导致放大电路静态工作点的漂移。为了稳定工作点,可以采用负反馈电路。 4. **失真类型**:由于三极管的非线性特性,会导致幅度失真,即非线性失真;而放大器对不同频率信号放大倍数的不同则可能导致频率响应失真或相位失真。 5. **通频带**:表示放大器能有效放大的频率范围,通常用下限频率fL和上限频率fH来表示,公式为fH-fL。 6. **多级放大器的分类**:包括输入级、中间级和输出级。输入级负责处理小信号,中间级提供足够的电流驱动能力,输出级则要满足负载的需求。 7. **耦合方式**:多级放大电路间的耦合有直接耦合、阻容耦合和变压器耦合,每种耦合方式有其特定的应用场景。 8. **交流和直流信号放大**:若需要同时放大两者,通常选用直接耦合的方式。 9. **输入和输出电阻**:多级放大电路的输入电阻等于第一级的输入电阻,输出电阻等于最后一级的输出电阻。总电压放大倍数是各级放大倍数的乘积。 10. **放大器的基本组合状态**:包括共基放大、共集放大(又称射极跟随器)和共源放大。共集放大电路的电压放大倍数接近于1,但具有高输入电阻和低输出电阻的特性。 11. **场效应管的工作区域**:场效应管的输出特性曲线有截止区、饱和区和放大区。在放大区,场效应管可以作为放大器件使用。 12. **场效应管的控制机制**:场效应管利用栅极-源极间的电场来控制漏极-源极间的电流,因此被称为电压控制型器件。根据结构和工作原理,场效应管分为结型场效应管和绝缘栅型场效应管(MOSFET)。 13. **场效应管的电极**:包括源极(Source)、栅极(Gate)和漏极(Drain)。 14. **混合放大电路**:场效应管与晶体三极管结合可以构成各种类型的放大电路,如互补对称电路(如BJT的差分对电路)和MOSFET的MOS互补电路等。 这些知识点是电力电子技术中的基础,对于理解和设计电子电路至关重要。
recommend-type

"互动学习:行动中的多样性与论文攻读经历"

多样性她- 事实上SCI NCES你的时间表ECOLEDO C Tora SC和NCESPOUR l’Ingén学习互动,互动学习以行动为中心的强化学习学会互动,互动学习,以行动为中心的强化学习计算机科学博士论文于2021年9月28日在Villeneuve d'Asq公开支持马修·瑟林评审团主席法布里斯·勒菲弗尔阿维尼翁大学教授论文指导奥利维尔·皮耶昆谷歌研究教授:智囊团论文联合主任菲利普·普雷教授,大学。里尔/CRISTAL/因里亚报告员奥利维耶·西格德索邦大学报告员卢多维奇·德诺耶教授,Facebook /索邦大学审查员越南圣迈IMT Atlantic高级讲师邀请弗洛里安·斯特鲁布博士,Deepmind对于那些及时看到自己错误的人...3谢谢你首先,我要感谢我的两位博士生导师Olivier和Philippe。奥利维尔,"站在巨人的肩膀上"这句话对你来说完全有意义了。从科学上讲,你知道在这篇论文的(许多)错误中,你是我可以依
recommend-type

VGGNet训练技巧大公开:如何提升VGGNet模型性能,解锁图像分类的奥秘

![VGGNet训练技巧大公开:如何提升VGGNet模型性能,解锁图像分类的奥秘](https://img3.gelonghui.com/2e78e-d473e9f6-428a-4cab-9fa9-27eb10a6a522.png) # 1. VGGNet模型简介 VGGNet,全称Visual Geometry Group Network,是一种卷积神经网络(CNN)模型,由牛津大学视觉几何组于2014年提出。VGGNet以其简单、易于实现的网络结构和出色的图像分类性能而闻名。 VGGNet的核心结构由一系列卷积层和池化层组成。卷积层负责提取图像特征,而池化层则用于减少特征图的尺寸。VG
recommend-type

设备状态由于该设备有问题,Windows已将其停止。(代码 43)如何操作

遇到错误代码43通常表示Windows系统中某个硬件驱动程序出现了问题,导致设备无法正常运行并被自动停用。这种情况可能是由于驱动过时、设备兼容性问题或者是硬件损坏造成的。下面是针对此问题的一些操作步骤: 1. **更新或重新安装驱动**: - 访问设备管理器(按Win + X,选择“设备管理器”),找到显示代码为43的设备,右键点击选择“更新驱动”,如果选项中没有可用更新,尝试卸载后到设备制造商官网下载最新驱动安装。 2. **检查硬件连接**: - 确保设备物理连接良好,如有线接口检查是否插好,无线设备确认是否有信号。 3. **禁用然后启用设备**: - 在设备管理