Verilog篇(二)系统函数

Verilog中有许多系统函数，可以用来方便地进行数值计算、字符串操作等。下面是一些常用的系统函数及其功能：

1. $display：用于在仿真时显示消息。它的语法如下：

   $display(format_string, args);

其中，format_string是一个格式化字符串，args是一个可选的参数列表。format_string中可以包含转义序列和格式说明符，用于控制输出格式。args是要输出的参数列表，可以是任意类型的值。

2. $monitor：用于监视某个信号的变化，并在变化时输出消息。它的语法如下：

   $monitor(format_string, args, signal_list);

其中，format_string和args的含义与$display相同。signal_list是一个由信号组成的列表，用于指定要监视的信号。当任意一个信号的值发生变化时，$monitor就会输出一条消息。

3. $time：用于获取当前仿真时间。它的语法如下：

   $time;

它返回一个整数值，表示当前仿真时间的时间单位数。

4. $bitstoreal：用于将二进制数转换为实数。它的语法如下：

   $bitstoreal(binary_value);

其中，binary_value是一个二进制数，可以是一个整数或一个字符串。$bitstoreal将其转换为实数，并返回转换结果。

5. $realtobits：用于将实数转换为二进制数。它的语法如下：

   $realtobits(real_value);

其中，real_value是一个实数。$realtobits将其转换为二进制数，并返回转换结果。

以上是一些常用的Verilog系统函数，还有许多其他的系统函数可以用来完成各种任务。需要注意的是，系统函数只能在仿真时使用，不能在硬件中使用。