有三片8k x 8 的 sram芯片，组成24k x 8的存储体，地址线为a15 - a0，用线选法计算三个芯片的地址范围。

三片8k x 8的SRAM芯片组成的24k x 8的存储体，地址线为a15 - a0，使用线选法计算三个芯片的地址范围如下：

第一片SRAM芯片的地址范围为0000 0000 0000 0000 - 0011 1111 1111 1111（0x0000 - 0x1FFF）

第二片SRAM芯片的地址范围为0100 0000 0000 0000 - 0111 1111 1111 1111（0x2000 - 0x3FFF）

第三片SRAM芯片的地址范围为1000 0000 0000 0000 - 1011 1111 1111 1111（0x4000 - 0x5FFF）

因此，三个芯片的地址范围为0000 0000 0000 0000 - 1011 1111 1111 1111（0x0000 - 0x5FFF）。

相关问题

CPU有16根(A15-A0,A0为低位)地址总线，双向数据总线8根(D7-D0),控制总线中与主存有关的信号有MREQ’(允许访存,低电平有效),R/W’(高电平为读命令,低电平为写命令)。 主存地址空间分配如下:0-8191为系统程序区,由只读存储器芯片组成；8192-32767为用户程序区；最后(最大地址)2K空间为系统程序工作区。上述地址为十进制,按字节编址。现有如下存储器芯片: EPROM:8K*8位(控制端仅有CS’) SRAM:16K*1位、2K*8位、4K*8位、8K*8位 从上述芯片中选择适当芯片设计该计算机主存储器。要求：（1）说明该存储系统的地址分配情况（2）说明各部分选择哪些存储芯片，选多少片。（3）说明片选逻辑的设计过程（可选用门电路及3：8译码器74LS138与CPU的连接）。（4）画出主存储器逻辑框图。

1. 该存储系统的地址分配情况如下：
- 0-8191为系统程序区，共8192个字节，按字节编址，由只读存储器芯片组成。
- 8192-24575为用户程序区，共16384个字节，按字节编址，由可读写存储器芯片组成。
- 24576-32767为系统程序工作区，共2048个字节，按字节编址，由可读写存储器芯片组成。

2. 根据存储需求，可选用如下存储芯片：
- 系统程序区：选择8K*8位的EPROM芯片，1片。
- 用户程序区：选择2片16K*1位的SRAM芯片，或者4片4K*8位的SRAM芯片，或者2片8K*8位的SRAM芯片，或者1片16K*8位的SRAM芯片。
- 系统程序工作区：选择1片2K*8位的SRAM芯片。

3. 片选逻辑的设计过程如下：
- 对于8K*8位的EPROM芯片，只需要一个CS’信号即可控制，因此将CS’信号直接连接到CPU的一个地址线上。
- 对于16K*1位的SRAM芯片，需要两个CS’信号，因此可以使用一个3：8译码器74LS138将一个地址线解码为8个CS’信号，其中7个信号用于选择SRAM芯片，另外一个信号用于选择EPROM芯片。
- 对于4K*8位的SRAM芯片，需要4个CS’信号，因此可以使用两个3：8译码器74LS138将两个地址线解码为16个CS’信号，其中14个信号用于选择SRAM芯片，另外两个信号用于选择EPROM芯片和系统程序工作区的SRAM芯片。
- 对于8K*8位的SRAM芯片，需要两个CS’信号，因此可以使用一个3：8译码器74LS138将一个地址线解码为8个CS’信号，其中7个信号用于选择SRAM芯片，另外一个信号用于选择EPROM芯片。
- 对于16K*8位的SRAM芯片，只需要一个CS’信号即可控制，因此将CS’信号直接连接到CPU的一个地址线上。

4. 主存储器的逻辑框图如下所示：

          +--------+
          |  CPU   |
          +--------+
               |
               |
        +--------------+
        |              |
        |  8K×8 EPROM  |
        |              |
        +--------------+
               |
               |
        +--------------+   +--------------+
        |              |   |              |
        | 16K×1 SRAM 1 |   | 16K×1 SRAM 2 |
        |              |   |              |
        +--------------+   +--------------+
               |                  |
               |                  |
            +-----+            +--------+
            | CS' |            |        |
            |  3：8译码器 74LS138   | 8K×8   |
            |     |            |  SRAM  |
            +-----+            |        |
                                +--------+
                                     |
                                     |
                                +--------+
                                |        |
                                | 2K×8   |
                                |  SRAM  |
                                |        |
                                +--------+

其中，CS'信号由3：8译码器74LS138产生。

已知某CPU的地址总线为 A15～0 ,数据总线为 D15～0, 现采用一种8K×8的ROM芯片来组成16K×16的固化程序存储器，占用地址空间0000~3FFFH; 一种8K×8的SRAM芯片 组成16K×16的数据存储器，占用地址空间8000H~BFFFH。RAM和ROM芯片有片选 和 读写R/ (读/写)控制信号，地址译码器采用3-8译码器，要求: (1) 计算存储系统所需要的ROM和RAM芯片的数量。 (2) 画出整个ROM和SRAM同CPU和译码器的连接电路图。 (3) 标出每组存储芯片的地址范围（16进制表示）。

(1) 首先需要计算ROM和RAM芯片所需的数量。由于ROM和RAM的容量是8K×8，即每个芯片可以存储8KB的数据，而整个存储系统的容量是16K×16，即可以存储16KB的数据，因此需要两个ROM芯片和两个RAM芯片。

(2) 整个存储系统的连接电路图如下所示：

                    +-----+
CPU A15----+--------| ROM |
           |        +-----+
           |
CPU A14----+        +-----+
           +--------| ROM |
           |        +-----+
           |
CPU A13----+        +------+
           +--------| RAM  |
           |        |      |
CPU A12----+        |      |
           |        |      |
CPU A11----+        |      |
           |        | SRAM |
CPU A10----+        |      |
           |        |      |
CPU A9-----+        |      |
           +--------|      |
CPU A8-----+        +------+
           |
CPU A7-----+        +------+
           +--------| RAM  |
           |        |      |
CPU A6-----+        |      |
           |        |      |
CPU A5-----+        |      |
           |        | SRAM |
CPU A4-----+        |      |
           |        |      |
CPU A3-----+        |      |
           +--------|      |
CPU A2-----+        +------+
           |
CPU A1-----+        +------+
           +--------| RAM  |
           |        |      |
CPU A0-----+        |      |
                    | SRAM |
                    |      |
                    |      |
                    +------+

(3) 对于每组存储芯片的地址范围，可以根据地址译码器的输出信号来确定。由于使用了3-8译码器，因此译码器的输出信号共有8个，分别对应着8个片选信号。根据题目要求，ROM芯片和RAM芯片分别占用了不同的地址空间，因此需要在译码器输出信号中区分开来。具体的地址范围如下：

- ROM1芯片：地址范围为0000H~1FFFH，对应的片选信号为A15=0, A14=0, A13=0。
- ROM2芯片：地址范围为2000H~3FFFH，对应的片选信号为A15=0, A14=0, A13=1。
- RAM1芯片：地址范围为8000H~9FFFH，对应的片选信号为A15=1, A14=0, A13=0。
- RAM2芯片：地址范围为A000H~BFFFH，对应的片选信号为A15=1, A14=0, A13=1。

注意：在电路图中未给出ROM和RAM芯片的控制信号，这里默认为ROM和RAM芯片的控制信号与片选信号相同。