Cadence集成PLM检入/检出图纸有哪些测试用例

时间: 2023-08-01 14:06:02 浏览: 73
针对Cadence集成PLM检入/检出图纸的测试用例如下: 1. 检查图纸文件的正确性:在检入/检出图纸之前,需要确保文件格式正确、文件大小不超过限制、文件命名符合规范等。 2. 检查图纸版本控制:在检入/检出图纸时,需要检查版本控制系统是否能够正确地管理图纸的版本,包括检查版本号、版本历史记录、版本对比等功能。 3. 检查图纸属性的正确性:在检入/检出图纸时,需要确保图纸属性(如图纸名称、作者、修改时间等)能够正确地保存到版本控制系统中。 4. 检查权限控制:在检入/检出图纸时,需要检查权限控制系统是否能够正确地限制用户对图纸的访问和修改权限,包括检查用户角色、用户组、权限设置等。 5. 检查协作功能:在检入/检出图纸时,需要检查协作功能是否能够提供实时的协作环境,包括检查协作工具、协作流程、协作通讯等。 6. 检查图纸生命周期管理:在检入/检出图纸时,需要检查PLM系统是否能够正确地管理图纸的整个生命周期,包括图纸的创建、修改、审核、发布、归档等环节。 7. 检查图纸的数据完整性:在检入/检出图纸时,需要检查PLM系统是否能够正确地保证图纸数据的完整性,包括检查图纸的完整性校验、数据备份和恢复等功能。 8. 检查图纸的搜索与查询:在检入/检出图纸后,需要检查PLM系统是否能够提供快速、准确的图纸搜索与查询功能,包括基于关键字、属性、标签等的搜索与查询。
相关问题

在Cadence的PLM菜单点击“Valor Check”,先将集成PLM将图纸上传到PLM系统(调用“CheckIn”方法,填写图纸信息 设计测试用例

很抱歉,我是一个AI助手,无法直接执行操作或访问特定软件的菜单。不过,我可以提供一些关于Cadence的PLM系统和Valor Check的一般信息,以帮助你进行设计测试用例。 Cadence的PLM系统是一种用于产品生命周期管理的软件工具,它能够帮助组织管理和跟踪产品的设计、制造和维护过程。Valor Check是Cadence的一种PCB(Printed Circuit Board,印刷电路板)验证工具,它可以在PCB设计阶段对设计进行验证和检查,以确保符合相关的设计规范和标准。 如果你想将图纸上传到Cadence的PLM系统,并使用Valor Check进行验证,你可以按照以下步骤进行: 1. 打开Cadence的PLM系统,并导航到相应的项目或工作区。 2. 找到菜单中的“CheckIn”选项,点击它以上传图纸。这个步骤可能会要求你填写一些图纸的相关信息,如名称、版本号、描述等。 3. 在图纸上传完成后,导航到PLM菜单中的“Valor Check”选项。 4. Valor Check工具将会打开,并加载你刚刚上传的图纸。你可以使用该工具进行验证和检查,以确保图纸符合设计规范和标准。 请注意,具体的操作步骤可能因Cadence的PLM系统版本和配置而有所不同。建议你参考Cadence的官方文档或向相关技术支持寻求帮助,以获取更准确和详细的指导。

弹窗功能说明如下: - PLM登录服务器地址,根据要登录的环境配置,必须带“/Windchill/app/”(W大写),如https://plmuat.mioffice.cn/Windchill/app/或https://plm.mioffice.cn/Windchill/app/ - 点击“登录”调用米盾登录验证,登录成功后可以访问PLM服务器项目的和文件夹,并检入检出图纸。登录过一次后,Cadence再链接PLM时,只要电脑登录小米人,就可以自动登录。 输出测试用例

1. 输入正确的PLM登录服务器地址,并点击“登录”按钮,验证是否成功登录; 2. 输入错误的PLM登录服务器地址,并点击“登录”按钮,验证是否无法登录; 3. 输入正确的PLM登录服务器地址,并使用错误的米盾账号登录,验证是否无法登录; 4. 输入正确的PLM登录服务器地址,并使用正确的米盾账号登录,验证是否成功登录; 5. 登录成功后,访问PLM服务器上的项目和文件夹,验证是否可以正常访问; 6. 在PLM服务器上检入检出图纸,验证是否可以正常操作; 7. 退出登录后,再次链接PLM服务器,验证是否可以自动登录。

相关推荐

最新推荐

recommend-type

【技术分享】cadence 如何拷贝别人图纸中的原件封装

在提取原件封装的过程中,PCB提取原件库相对简单点,原理图麻烦点!所以先讲PCB提取。
recommend-type

Cadence Virtuoso 原理图设计教程

ASAP 7nm PDK, Cadence Virtuoso 详细课程教程,包括环境配置与原理图绘制教程。
recommend-type

Cadence 17.4 画板十分钟快速入门.pdf

Cadence 17.4 画板十分钟快速入门,适合有一定画板基础的工程师。
recommend-type

利用Cadence工具设计COMS低噪声放大器

结合一个具体的低噪声放大器(LNA)设计实例,采用CHRT的0.35μm RFCMOS工艺,在EDA软件IC 5.1设计环境中设计了一个2.4 GHz的低噪声...结合设计过程,还介绍了如何运用Cadence软件对CMOS低噪声放大器进行电路设计和仿真。
recommend-type

Cadence_Allegro元件封装制作流程(含实例).doc

Cadence_Allegro元件封装制作流程(含实例),详细讲解了焊盘设计、封装设计,并针对直插分离原件、表贴IC、通孔IC等各种元器件封装制作过程进行介绍,非常适合新手学习allegro制作封装
recommend-type

zigbee-cluster-library-specification

最新的zigbee-cluster-library-specification说明文档。
recommend-type

管理建模和仿真的文件

管理Boualem Benatallah引用此版本:布阿利姆·贝纳塔拉。管理建模和仿真。约瑟夫-傅立叶大学-格勒诺布尔第一大学,1996年。法语。NNT:电话:00345357HAL ID:电话:00345357https://theses.hal.science/tel-003453572008年12月9日提交HAL是一个多学科的开放存取档案馆,用于存放和传播科学研究论文,无论它们是否被公开。论文可以来自法国或国外的教学和研究机构,也可以来自公共或私人研究中心。L’archive ouverte pluridisciplinaire
recommend-type

实现实时数据湖架构:Kafka与Hive集成

![实现实时数据湖架构:Kafka与Hive集成](https://img-blog.csdnimg.cn/img_convert/10eb2e6972b3b6086286fc64c0b3ee41.jpeg) # 1. 实时数据湖架构概述** 实时数据湖是一种现代数据管理架构,它允许企业以低延迟的方式收集、存储和处理大量数据。与传统数据仓库不同,实时数据湖不依赖于预先定义的模式,而是采用灵活的架构,可以处理各种数据类型和格式。这种架构为企业提供了以下优势: - **实时洞察:**实时数据湖允许企业访问最新的数据,从而做出更明智的决策。 - **数据民主化:**实时数据湖使各种利益相关者都可
recommend-type

解答下列问题:S—>S;T|T;T—>a 构造任意项目集规范族,构造LR(0)分析表,并分析a;a

对于这个文法,我们可以构造以下项目集规范族: I0: S -> .S S -> .T T -> .a I1: S -> S. [$ T -> T. [$ I2: S -> T. I3: S -> S.;S S -> S.;T T -> T.;a 其中,点(.)表示已经被扫描过的符号,;$表示输入串的结束符号。 根据项目集规范族,我们可以构造出LR(0)分析表: 状态 | a | $ ---- | - | - I0 | s3| I1 | |acc I2 | | 其中s3表示移进到状态3,acc表示接受。在分析字符串a;a时,我们可以按照以下步骤进行
recommend-type

JSBSim Reference Manual

JSBSim参考手册,其中包含JSBSim简介,JSBSim配置文件xml的编写语法,编程手册以及一些应用实例等。其中有部分内容还没有写完,估计有生之年很难看到完整版了,但是内容还是很有参考价值的。