MIPI CDPHY 封装走线

MIPI C-PHY的封装走线需要遵循一些规则。根据引用[3]中的信息，MIPI信号迹线应以差分模式进行布线。确保每对差分信号迹线的长度相同，每对差分信号迹线的长度偏差在±5 mils范围内，两对差分信号迹线之间的长度偏差在基于时钟信号的情况下在±100 mils范围内，并且每对差分信号迹线的阻抗在100Ω±10%范围内。数据迹线应参考完整的GND平面进行布线，并且不要穿越平面分割。确保相邻迹线之间的间距符合3W规则。根据引用[2]中的信息，MIPI C-PHY中有三种Lane，分别是单向时钟Lane、单向数据Lane和双向数据Lane。因此，在封装走线时，需要考虑这三种Lane的布线要求。