CADENCE16.6 FPGA扇出
时间: 2023-11-01 21:53:45 浏览: 157
FPGA扇出问题
5星 · 资源好评率100%
在CADENCE16.6中,进行FPGA扇出的操作可以通过以下步骤完成。首先,根据需要将FPGA芯片分成几个块来绘制元件。这可以通过选择"New part Properties",然后在"pars—part Package"中设置数字来实现,数字表示将FPGA芯片分成的部分数量。[1]接下来,使用软件LP Wizard 10.5进行绘制,并导出以下文件:.psm、.pad、.dra(对于稍复杂的元件可能会有多个pad文件)。将这些文件导入到库路径中,就可以在CADENCE16.6中直接使用了。[2]在进行FPGA扇出时,还可以参考相关的PCB设计培训视频和原创文章,这些资源主要基于Cadence Allegro PCB Design GXL和OrCAD Capture CIS,版本号16.6,涵盖了从原理图设计到出网表以及PCB设计的全流程,包括FPC封装设计、BGA扇出、区域规则设置等内容。[3]
阅读全文