参考模型 systemverilog UVM

系统Verilog UVM（Universal Verification Methodology）中的参考模型是一种用于验证芯片设计的方法。它是在UVM框架下使用C模型来模拟和验证设计功能的一种方式。通过使用C模型，我们可以更方便地在jelly bean记分板中使用参考模型。

在UVM中，存储mirror（镜像）和desired value（期望值）的地方实际上是分别存储在各个uvm_reg_field（寄存器字段）中，而不是uvm_reg（寄存器）中。

如果想要在uvm_mem（内存）中实现BURST形式（一次性传输多个数据），需要考虑以下因素：首先要确认挂载的总线UVC是否支持BURST访问，例如APB不支持；其次，在burst_read()和burst_write()函数的参数列表中，参数value[]采用的是数组的形式，表示用户可以传递多个数据。在后台，这些数据首先需要装载到uvm_reg_item对象中，同时还需要指定uvm_reg_item的两个成员变量：element_kind = UVM_MEM，kind = UVM_BURST_READ。

综上所述，参考模型是一种在系统Verilog UVM中使用C模型来进行验证的方法，它可以在jelly bean记分板中使用。同时，在UVM中的存储mirror和desired value的地方是在uvm_reg_field中，对于uvm_mem的BURST形式的实现，需要考虑总线UVC的支持以及传递多个数据的情况。<span class="em">1</span><span class="em">2</span><span class="em">3</span>
#### 引用[.reference_title]
- *1* [UVM糖果爱好者教程 - 25.使用C模型](https://blog.csdn.net/zhajio/article/details/80798754)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 50%"]
- *2* *3* [寄存器模型 — UVM](https://blog.csdn.net/SummerXRT/article/details/118050488)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 50%"]
[ .reference_list ]