给除clk_gsys之外的所有输入端口设置输入延时,延时为0.6个周期,时钟为clk_gsys,给出sdc语句
时间: 2024-02-27 16:52:53 浏览: 62
DVF.rar_8位数控分频器_clk端口_分频 vhdl_分频输出_时钟输入DVF
下面是设置除clk_gsys之外的所有输入端口的输入延时为0.6个周期的SDC语句:
```
set_input_delay -clock clk_gsys -max 0.6 [get_ports -filter {direction == "in" && name != "clk_gsys"}]
```
这条命令会选中除了名为 "clk_gsys" 的输入端口之外的所有输入端口,并为它们设置最大延时为0.6个时钟周期。
阅读全文