slicel slicem
时间: 2023-08-25 16:16:02 浏览: 69
SliceL和SliceM是FPGA(Field-Programmable Gate Array)中的可配置逻辑块。SliceL和SliceM内部都包含4个6输入查找表(LUT6)、3个数据选择器(MUX)、1个进位链(Carry Chain)和8个触发器(Flip-Flop)。SliceL可以用于逻辑和算术运算,而SliceM不仅可以用于逻辑和算术运算,还可以配置成分布式RAM或32位的移位寄存器。一个CLB(Configurable Logic Block)由两个Slice组成,即一个CLB可由两个SLICEL或一个SLICEL加一个SLICEM组成。一个CLB里有两个Slice,每个Slice包含四个6输入查找表和八个触发器,带有存储器和移位寄存器功能的配置通常使用SLICEM。因此,一个CLB包含8个6输入查找表、16个触发器以及256位的分布式RAM和128位的移位寄存器。<em>1</em><em>2</em><em>3</em>
#### 引用[.reference_title]
- *1* *2* [Xilinx FPGA中vivado软件的资源利用率中Slice、Slice LUT、Slice Registers、LUT as Logic以及LUT as ...](https://blog.csdn.net/pioneerzdn/article/details/115235478)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v92^chatsearchT0_1"}} ] [.reference_item]
- *3* [FPGA资源介绍——可配置逻辑块CLB(三)](https://blog.csdn.net/xvrixingkong/article/details/108747587)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v92^chatsearchT0_1"}} ] [.reference_item]
[ .reference_list ]