FPGA 用IF语句实现一位半加器

以下是FPGA上使用IF语句实现一位半加器的代码：

module half_adder(input a, input b, output sum, output carry);

if(a==0 && b==0) begin
sum = 0;
carry = 0;
end
else if(a==0 && b==1) begin
sum = 1;
carry = 0;
end
else if(a==1 && b==0) begin
sum = 1;
carry = 0;
end
else if(a==1 && b==1) begin
sum = 0;
carry = 1;
end

endmodule

在这个代码中，使用了4个IF语句，通过判断输入的a和b的值，来计算出半加器的输出sum和carry的值。当a和b都为0时，sum和carry都为0；当a为0，b为1时，sum为1，carry为0；当a为1，b为0时，sum为1，carry为0；当a和b都为1时，sum为0，carry为1。