把verilog代码改写成c语言代码。 wire [7:0] a; wire [7:0] b; wire [8:0] c= {a[7:3], 3'b0}- b; wire [7:0]d=c[8]?~c[7:0]+1'b1:c[7:0];

int a[8];
int b[8];
int c[9] = { a[7], a[6], a[5], a[4], a[3], 0, 0, 0, 0 } - b[7:0];
int d[8];
if(c[8])
{
for(int i=0; i<8; i++)
d[i] = ~c[i];
}
else
{
for(int i=0; i<8; i++)
d[i] = c[i];
}