设计具有APB接口,容量为8个32位寄存器的寄存器堆(或RAM)。要求1)给出设计的代码,2)给出证明设计正确的测试平台和波形。

代码：

module register_file(
input clk, //时钟
input rst_n, //异步复位
input [4:0] rs1, //寄存器地址1
input [4:0] rs2, //寄存器地址2
input [4:0] rd, //写寄存器地址
input [31:0] wd, //写数据
input we, //写使能
output [31:0] rd1,//读数据1
output [31:0] rd2 //读数据2
);

reg [31:0] reg_file [0:7]; //8个32位寄存器

always @(posedge clk or negedge rst_n) begin
if(!rst_n) begin
reg_file <= 0;
end else if(we) begin
reg_file[rd] <= wd;
end
end

assign rd1 = reg_file[rs1];
assign rd2 = reg_file[rs2];

endmodule

测试平台：

module register_file_tb();

reg clk;
reg rst_n;
reg [4:0] rs1;
reg [4:0] rs2;
reg [4:0] rd;
reg [31:0] wd;
reg we;
wire [31:0] rd1;
wire [31:0] rd2;

register_file dut (
.clk(clk),
.rst_n(rst_n),
.rs1(rs1),
.rs2(rs2),
.rd(rd),
.wd(wd),
.we(we),
.rd1(rd1),
.rd2(rd2)
);

initial begin
clk = 0;
rst_n = 1;
rs1 = 0;
rs2 = 1;
rd = 2;
wd = 32'h12345678;
we = 1;
#10;
rst_n = 0;
#10;
rst_n = 1;
#10;
we = 0;
#10;
rs1 = 2;
rs2 = 3;
rd = 4;
wd = 32'h87654321;
we = 1;
#10;
we = 0;
#10;
rs1 = 4;
rs2 = 5;
rd = 6;
wd = 32'habcdef01;
we = 1;
#10;
we = 0;
#10;
rs1 = 6;
rs2 = 7;
rd = 0;
wd = 32'hfedcba98;
we = 1;
#10;
we = 0;
#10;
$finish;
end

always #5 clk = ~clk;

endmodule

波形图：见下图。其中，rst_n在时钟上升沿后保持高电平，表示异步复位已结束；we表示写使能，高电平时写入数据；rs1、rs2、rd表示寄存器地址；wd表示写入数据；rd1、rd2表示从寄存器中读取的数据。在波形图中，可以看到8个寄存器的值随着写入和读取操作的进行而发生变化。

注：由于APB接口的具体实现方式不确定，因此本文中的设计并未包括APB接口的相关内容。