假设某可穿戴设备的主存容量为 4MB，Cache 容量为 16KB，每字块有 8 个字，每字 32 位，为该设备的 CPU 设计一个四路组相联映射（即 Cache 每组内共有 4 个字块）的 Cache，并给出以下几个问题的答案： 1. 划出主存地址字段中各段的位数 2. 设 Cache 的初态为空，CPU 一次从主存第 0，1，2……89 号单元读出 90 个字 （主存一次读出一个字），并重复按此次序读 8 次，问命中率是多少？ 3. 若 Cache 的速度是主存的 6 倍，试问有 Cache 和无 Cache 相比，速度约提高多 少倍？

1. 假设主存地址为 32 位，则可将其划分为三个段：标记位（Tag）、组索引（Index）和块内地址（Offset）。其中，由于 Cache 每组内共有 4 个字块，因此组索引需要占用 2 位，每字块有 8 个字，因此块内地址需要占用 3 位，剩余的 27 位用于标记位。

2. 每次从主存读出 90 个字，共有 90/8=11 个字块需要被缓存。由于 Cache 的容量为 16KB，共有 16KB/4=4096 组，因此每组内有 4 个字块，即每组内有 16 个字。因此，第一次读取时，有 11/4=2.75≈3 组需要被缓存。具体来说，第 0 组、第 1 组和第 2 组中各有一个字块需要被缓存，第 3 组中有一个字块被替换出去。第二次读取时，由于第 0、1、2 组中已经有了所需的字块，因此命中率为 100%。第三次到第八次读取时，由于所需的字块已经全部缓存在 Cache 中，因此命中率也为 100%。因此，总的命中次数为 3+90=93，命中率为 93/96≈96.88%。

3. 根据题目所给的条件，Cache 的容量为 16KB，而主存的容量为 4MB，因此 Cache 的容量是主存容量的 1/256。由于 Cache 的速度是主存的 6 倍，因此 Cache 的访问时间只有主存的 1/6。因此，有 Cache 和无 Cache 相比，速度约提高 6 倍。