功能仿真门级仿真时序仿真

功能仿真是在综合之前对设计进行的仿真，验证设计的功能是否正确。它是行为级的仿真，使用行为语言进行仿真，比如在Modelsim中直接写代码进行仿真。\[1\]\[2\]\[3\]

门级仿真是在综合之后对设计进行的仿真，使用门级网表进行仿真。在门级仿真中，设计被转换为寄存器传输级语言，然后进行时序分析，生成时序网表，描述器件里门或者布线的延时。最后，将延时网表和功能网表一起加入到Modelsim中进行仿真。\[2\]

时序仿真或布局布线后仿真是在综合和布局布线之后对设计进行的仿真。在时序仿真中，加入了延时信息，验证设计在实际的时序条件下的性能和时序要求是否满足。\[2\]\[3\]
#### 引用[.reference_title]
- *1* *2* *3* [FPGA学习-RTL行为级仿真、综合后门级功能仿真和时序仿真的区别](https://blog.csdn.net/HackEle/article/details/123437353)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^insertT0,239^v3^insert_chatgpt"}} ] [.reference_item]
[ .reference_list ]