设计能对输入周期信号(如方波、三角波和正弦波等)检测频率的电路，并将测出的频率显示出来。具体原理如图所示为：利用时钟脉冲CLK产生计数使能信号EN、计数清零信号CLR、锁存使能信号LOAD，对被测信号FIN进行一个周期的计数，并把结果转为频率，再由译码电路显示在7段数码管上的verilog代码

以下为基于Verilog的设计代码：

module freq_detector (
    input CLK,
    input FIN,
    output reg [6:0] SEG
);

reg [31:0] count; // 32位计数器
reg [31:0] freq; // 32位频率计数器
reg [31:0] last_count; // 上一次计数器的值
reg [1:0] state; // 状态机状态
reg [1:0] div_count; // 分频计数器

parameter IDLE = 2'b00;
parameter COUNT = 2'b01;
parameter UPDATE = 2'b10;

always @(posedge CLK) begin
    case (state)
        IDLE: begin // 空闲状态
            if (FIN) begin // 如果检测到高电平信号
                state <= COUNT; // 进入计数状态
                count <= 0; // 重置计数器
                freq <= 0; // 重置频率计数器
            end
        end
        COUNT: begin // 计数状态
            count <= count + 1; // 计数器自增
            if (!FIN) begin // 如果信号变为低电平
                state <= UPDATE; // 进入更新状态
                last_count <= count; // 记录当前计数器的值
            end
        end
        UPDATE: begin // 更新状态
            div_count <= div_count + 1; // 分频计数器自增
            if (div_count == 2) begin // 如果分频计数器达到2
                div_count <= 0; // 重置分频计数器
                freq <= freq + (count - last_count); // 计算频率
                count <= 0; // 重置计数器
                state <= IDLE; // 进入空闲状态
            end
        end
    endcase
end

always @(posedge CLK) begin
    case (state)
        IDLE: begin // 空闲状态
            SEG <= 7'b0000000; // 数码管显示0
        end
        COUNT: begin // 计数状态
            SEG <= 7'b1111110; // 数码管显示1
        end
        UPDATE: begin // 更新状态
            if (freq < 1000000) begin // 如果频率小于1MHz
                SEG <= {7'b0000001, freq[19:15]}; // 数码管显示百位和十位
            end else if (freq < 10000000) begin // 如果频率小于10MHz
                SEG <= {7'b0000010, freq[24:20], freq[18:15]}; // 数码管显示千位、百位和十位
            end else begin // 如果频率大于等于10MHz
                SEG <= 7'b1001111; // 数码管显示E（表示错误）
            end
        end
    endcase
end

endmodule

该模块包含一个状态机，用于控制计数器和分频器的操作，并将测量出的频率转换为7段数码管的显示格式。数码管的显示方法为：使用最高位表示小数点，接下来的6位表示数字，数字采用BCD编码。例如，显示1234时，SEG的值应为{1'b0, 7'b0001001, 1'b1, 7'b0011010}。