设计一个简单cpu执行add和sub两条指令.rs rt rd 自选

好的，我可以为您提供一个简单的CPU设计，可以执行add和sub两条指令，其中rs、rt、rd三个寄存器可以自选。

首先，我们需要定义指令格式。在这个例子中，我们将使用32位指令，其中前6位代表操作码，接下来5位代表rs寄存器，5位代表rt寄存器，5位代表rd寄存器，剩余的11位可以用于地址或立即数等操作数。

在这个指令格式下，add指令的操作码为000000，sub指令的操作码为000001。因此，我们需要在指令解码器中添加逻辑以解码出这两条指令，并将其与正确的ALU相连。

ALU需要实现加法和减法操作。具体来说，我们可以使用两个8位加法器和一个8位选择器来实现ALU。选择器可以用来选择加法器或减法器，以便根据指令类型选择正确的操作。

在寄存器方面，我们需要定义三个8位寄存器，分别对应rs、rt、rd。在执行指令时，需要从寄存器中读取相应的值，并将结果写入rd寄存器。

最后，我们需要添加一个时钟信号来控制CPU的时序。时钟信号可以通过Logisim的时钟元件来实现。

完成上述步骤后，我们可以对CPU进行仿真和测试，以确保其可以正确地执行add和sub指令。需要注意的是，由于本设计只是一个简单的示例，仅供参考，实际的CPU设计可能会更加复杂。