FPGA任意频率波形生成

### FPGA 上生成任意频率波形的方法

在FPGA上生成任意频率的波形通常采用直接数字合成(DDS)技术[^1]。该方法通过查找表(LUT)存储所需波形的一个周期数据点，在每个时钟周期读取LUT中的值并将其转换成模拟信号。

#### DDS架构组成要素

- **相位累加器**：用于计算当前采样的相位位置，其输入为频率控制字(FCW)，即目标输出频率对应的数值表示形式。
- **正弦查询表(Sine Lookup Table)**：预先存有完整周期内各角度对应幅度样本的数据集；当接收到由相位累加器产生的地址索引时返回相应的幅值信息。
- **数模转换(DAC)**：负责把来自LUT输出端口处获得离散电平序列转变为连续变化电压量级从而形成实际物理意义下的交流电信号。

// Verilog代码片段展示了一个简单的DDS模块结构
module dds (
    input wire clk,      // 输入时钟信号
    input wire rst_n,    // 复位信号（低有效）
    output reg [7:0] dac_out // DAC输出
);
    
    parameter N = 8;     // LUT宽度定义
    parameter M = 16;    // 频率分辨率
    
    reg [$clog2(N)-1:0] phase_acc;
    reg signed [M-1:0] freq_word;

    always @(posedge clk or negedge rst_n)
        if (!rst_n)
            phase_acc <= 0;
        else 
            phase_acc <= (phase_acc + freq_word)[N+$clog2(M)-1:$clog2(M)];
            
    assign dac_out = lut[phase_acc];
endmodule

为了实现不同频率波形的发生，只需调整`freq_word`参数即可改变最终输出波形的频率特性[^2]。