基于FPGA 实现一个计分器功能，使用两个按键进行加1分和减1分，使用数码管显示分数。当分数超过99时自动归0。给出完整的Verilog代码

下面是一个简单的Verilog代码实现计分器功能：

module score_counter(
    input btn_add, // 加1分按钮
    input btn_sub, // 减1分按钮
    output reg [1:0] score_display // 分数显示数码管
);

reg [1:0] score; // 分数寄存器

always @ (posedge btn_add or posedge btn_sub) begin
    if (btn_add && !btn_sub) begin // 加1分
        if (score < 2'h3) begin // 分数不超过99时加分
            score <= score + 2'h1;
        end else begin // 分数超过99时归0
            score <= 2'h0;
        end
    end else if (!btn_add && btn_sub) begin // 减1分
        if (score > 2'h0) begin // 分数大于0时减分
            score <= score - 2'h1;
        end else begin // 分数为0时不减分
            score <= 2'h0;
        end
    end
end

assign score_display = score; // 分数直接显示在数码管上

endmodule

本设计中使用了一个2位的寄存器`score`来存储当前分数。当按下加分按钮时，如果分数不超过99分，则将分数加1；当按下减分按钮时，如果分数大于0分，则将分数减1。在每次加减分操作后，需要检查分数是否超过99分，如果是，则将分数归0。分数直接显示在数码管上。