请详细说明如何在Quartus II中使用Verilog HDL编程实现FPGA控制的自动售货机，包括其主要功能模块的设计与实现方法。

为了实现一个自动售货机的硬件功能，我们需要使用Verilog HDL进行编程，FPGA作为硬件平台，以及Quartus II作为开发环境。下面将详细介绍如何设计并实现自动售货机的各个功能模块。

参考资源链接：[基于FPGA的Verilog设计：自动售货机实现](https://wenku.csdn.net/doc/201cu6qq2a?spm=1055.2569.3001.10343)

首先，需要定义自动售货机的主要功能模块，包括输入接口模块、支付验证模块、商品选择模块、找零模块和输出显示模块。

1. **输入接口模块**：负责接收用户输入信号，如选定商品的按钮和投入钱币的数量。这些信号通常通过FPGA的引脚接收，并通过Verilog程序转换为系统内部可以处理的信号。

2. **支付验证模块**：负责验证用户投入的货币是否满足所选商品的价格。这个模块需要根据商品价格与用户投入进行比较，并根据结果控制其他模块的行为。

3. **商品选择模块**：允许用户通过输入接口选择想要购买的商品。根据用户选择，商品选择模块将激活相应的控制信号，这些信号将被发送到后续模块进行处理。

4. **找零模块**：当用户投入的货币超过商品价格时，自动售货机需要给用户找零。这个模块计算应找回的金额，并通过控制输出接口模块发出指令。

5. **输出显示模块**：负责向用户显示当前状态信息，如商品信息、投入的货币金额、找零金额等。通常使用数码管或LED灯来实现。

在Quartus II中，首先需要设计这些模块的Verilog代码。例如，一个简单的找零模块的Verilog代码可能如下所示：

module coin_return(
    input clk,
    input reset,
    input [3:0] amount_paid, // 用户投入的货币金额
    input [3:0] price, // 商品价格
    output reg [3:0] coin_return // 需要找零的金额
    );
    always @(posedge clk or posedge reset) begin
        if (reset) begin
            coin_return <= 0;
        end else if (amount_paid >= price) begin
            coin_return <= amount_paid - price;
        end
    end
endmodule

接下来，使用Quartus II进行编译和仿真，确保逻辑无误后，将设计下载到FPGA实验箱中进行实际测试。

通过以上步骤，可以构建一个完整的自动售货机控制系统。建议深入阅读《基于FPGA的Verilog设计：自动售货机实现》以获取更多细节和更完整的实现流程。

参考资源链接：[基于FPGA的Verilog设计：自动售货机实现](https://wenku.csdn.net/doc/201cu6qq2a?spm=1055.2569.3001.10343)