2位串行进位并行加法器电路图

串行进位加法器和并行进位加法器都是常用的数字电路，用于实现数字加法。串行进位加法器是一种简单的电路，每次只能对两个比特进行加法运算，并将进位信号传递给下一个比特。而并行进位加法器可以同时对多个比特进行加法运算，并且可以并行地计算进位信号。

以下是2位串行进位加法器的电路图：

       C1         C2
        |          |
   A ---o--->O---o--->S
        |     |
   B ---o-----|--->C
              |
             GND

其中，A、B分别为待相加的两个二进制数的每一位，S为它们相加后的和，C1为第一位向高位的进位信号，C2为第二位向高位的进位信号。

以下是2位并行进位加法器的电路图：

        C1         C2
         |          |
    A ----O----O----O----S
         |    |    |
    B ----O----O----|--->C
              |    |
             GND  GND

其中，A、B分别为待相加的两个二进制数的每一位，S为它们相加后的和，C1为第一位向高位的进位信号，C2为第二位向高位的进位信号。