verilog74hc148

74HC148是一种编码器芯片，可以将8个输入线编码成3个输出线。它有一个控制信号S’，当S’ = 0时，编码器才能正常工作，否则输出全为1。编码优先级从高到低依次为：I7，I6，I5，I4，I3，I2，I1，I0。在Verilog代码中，可以使用case语句实现编码器的功能。下面是一个简单的例子：

module encoder_74hc148(input [7:0] I, input S, output reg [2:0] O);
always @ (I or S) begin
    case ({I, S})
        8'b10000000: O = 3'b000; // I7
        8'b11000000: O = 3'b001; // I7, I6
        8'b11100000: O = 3'b010; // I7, I6, I5
        8'b11110000: O = 3'b011; // I7, I6, I5, I4
        8'b11111000: O = 3'b100; // I7, I6, I5, I4, I3
        8'b11111100: O = 3'b101; // I7, I6, I5, I4, I3, I2
        8'b11111110: O = 3'b110; // I7, I6, I5, I4, I3, I2, I1
        8'b11111111: O = 3'b111; // I7, I6, I5, I4, I3, I2, I1, I0
        default: O = 3'b111; // default to all ones
    endcase
end
endmodule

在这个例子中，输入I是8位二进制数，S是控制信号，输出O是3位二进制数。根据输入的不同，case语句会选择不同的输出。如果输入不在编码器的范围内，输出将是全1。