quartus 用verilog语言写一段1秒闪烁灯和每秒加1的8位七段数码管共阴极动态显示的代码

好，以下是Verilog语言实现1秒闪烁灯和每秒加1的8位七段数码管共阴极动态显示的代码：

module Blink_Counter(
    input clk,
    output reg [7:0] seg_out
);

reg [23:0] count;
reg led;
reg [3:0] seg_data;
reg [1:0] seg_sel;

always@(posedge clk) begin
    count <= count + 1;
    if(count == 24000000) begin //1秒钟
        count <= 0;
        led <= ~led; //闪烁灯
        seg_data <= seg_data + 1; //每秒加1
        if(seg_data == 10) seg_data <= 0;
    end
    if(count % 600000 == 0) begin //每24Hz更新数码管数据
        case(seg_sel)
            2'b00: seg_out <= {~seg_data[0], seg_data[0], seg_data[0], seg_data[1], 1'b0, 1'b0, 1'b0, 1'b0}; //个位数码管
            2'b01: seg_out <= {~seg_data[2], seg_data[2], seg_data[2], seg_data[3], 1'b0, 1'b0, 1'b0, 1'b0}; //十位数码管
            2'b10: seg_out <= {~seg_data[4], seg_data[4], seg_data[4], seg_data[5], 1'b0, 1'b0, 1'b0, 1'b0}; //百位数码管
            2'b11: seg_out <= {~seg_data[6], seg_data[6], seg_data[6], seg_data[7], 1'b0, 1'b0, 1'b0, 1'b0}; //千位数码管
        endcase
        seg_sel <= seg_sel + 1;
        if(seg_sel == 2'b100) seg_sel <= 0;
    end
end

assign led = 1'b0; //初始化为灭灯状态
assign seg_out = 8'b11111111; //初始化为不显示任何数码

endmodule

上述代码实现了一个计数器，每秒钟闪烁一次 LED 灯，每秒钟让 8 位七段数码管的显示值加 1。其中，`count` 记录了时钟信号上升沿的数量，通过计算可以得到从上电到当前时刻经过的时间（时钟频率为 24MHz），当时间增加到 1 秒钟时，分别对 LED 灯和数码管数据进行处理。数码管采用共阴极动态扫描方式，每 24Hz 刷新一次数据。

代码中涉及到了 Verilog 的时序逻辑和组合逻辑。时序逻辑采用 `always@(posedge clk)` 声明，表示当时钟信号上升沿到达时，执行其中的代码。组合逻辑采用 `assign` 声明，表示逻辑表达式实时计算并赋值给变量。