EDA设计并实现一个4选1多路数据选择器。分别使用case语句设计程序，要求必须EN=‘1’时才能进行选择。

在电子工程领域，EDA（Electronic Design Automation）中的4选1多路数据选择器是一种用于从多个输入信号中选择单一线路到输出的数据处理组件。当EN（enable）信号为高电平（通常是‘1’）时，该器件会选择由D0至D3中的任一输入决定的信号作为输出。

使用Case语句（在一些编程语言中如Verilog、VHDL或C/C++等结构化编程语言中）设计这样的电路通常会包含以下几个步骤：

module data_selector(
    input wire EN, // enable signal
    input [3:0] D_in, // four input data signals
    output reg selection_output // the selected output
);

// Case statement for selecting an output based on D_in and EN=1
assign selection_output = 
    case (EN & 1'b1)
        4'd0 : D_in[0]; // select D0 when EN is high
        4'd1 : D_in[1];
        4'd2 : D_in[2];
        4'd3 : D_in[3];
    endcase;

endmodule

在这个例子中，`EN & 1'b1`条件判断是为了确保只有在EN为1时才会进行选择。如果EN为0，则不会执行case语句中的任何一条路径，输出默认可能是某个默认值或不确定状态。