vscode配置verilog

1. 安装Verilog语言支持插件：

打开VS Code，按下Ctrl+Shift+X，搜索“Verilog”，安装“Verilog HDL/SystemVerilog”插件。

2. 配置Verilog编译器和仿真器：

方法一：在VS Code中打开终端，输入以下命令

sudo apt-get install iverilog gtkwave

方法二：手动安装编译器和仿真器

下载并安装Icarus Verilog编译器：https://iverilog.fandom.com/wiki/Installation_Guide

下载并安装GTKWave波形查看器：http://gtkwave.sourceforge.net/

3. 配置VS Code任务：

按下Ctrl+Shift+P，选择“Tasks: Configure Task”，再选择“Create tasks.json file from template”，然后选择“Others”。

在打开的tasks.json文件中添加以下代码：

{
    "version": "2.0.0",
    "tasks": [
        {
            "label": "Compile",
            "type": "shell",
            "command": "iverilog -o ${workspaceFolder}/output.vvp ${file}",
            "group": {
                "kind": "build",
                "isDefault": true
            },
            "problemMatcher": []
        },
        {
            "label": "Simulate",
            "type": "shell",
            "command": "vvp ${workspaceFolder}/output.vvp | gtkwave ${workspaceFolder}/dump.vcd",
            "group": {
                "kind": "test",
                "isDefault": true
            },
            "problemMatcher": []
        }
    ]
}

说明：

- Compile任务：用于编译Verilog文件，生成输出文件output.vvp。
- Simulate任务：用于执行仿真，生成dump.vcd波形文件，并用GTKWave打开。

4. 编写Verilog代码：

在VS Code中新建一个Verilog文件，编写代码。例如，编写一个简单的门电路代码：

module and_gate(
    input a,
    input b,
    output c
);

assign c = a & b;

endmodule

5. 运行任务：

按下Ctrl+Shift+B，选择“Compile”任务，编译代码。

按下Ctrl+Shift+B，选择“Simulate”任务，运行仿真。

在GTKWave中查看波形，即可验证代码是否正确。