用verilog语言编写21点游戏电路项目需要首先设计可控式四花色纸牌电路，再将牌值映射为2到11点数并设计计分不超过21点的游戏电路，进而设计东家和玩家2人对决的控制电路，最后以BCD码显示赢家的结果。

这是一个比较复杂的 Verilog HDL 项目，需要结合硬件设计和游戏规则来实现。下面是一个可能的实现思路，供参考：

### 设计可控式四花色纸牌电路

可控式四花色纸牌电路可以使用随机数生成器来模拟洗牌和发牌的过程。具体实现步骤如下：

1. 设计一个随机数生成器，可以使用 LFSR (Linear Feedback Shift Register) 等方法来实现。
2. 根据随机数生成器生成的结果，按照顺序发出 52 张牌，每张牌可以使用一个二进制数来表示，其中高 2 位表示花色，低 6 位表示点数。
3. 设计一个可控式的纸牌电路，可以接收一个控制信号，根据信号控制发牌的过程，例如接收到一个触发信号时，发出下一张牌的点数和花色。

### 映射牌值并设计计分不超过21点的游戏电路

将牌值映射为2到11点数可以使用一个简单的逻辑电路实现，例如：

assign point = (value < 10) ? value : 10;

其中，value 表示输入的牌值，point 表示输出的点数，如果牌值小于 10，则点数等于牌值，否则点数为 10。

接下来，设计一个计分不超过 21 点的游戏电路，可以使用一个计数器来累计点数，同时检测是否超过了 21 点。具体实现步骤如下：

1. 设计一个计数器，可以使用一个简单的加法器来实现，每次接收到一个点数时，累加到计数器中。
2. 设计一个比较器，用于比较计数器中的值是否超过了 21 点，如果超过了，则游戏结束。

### 设计东家和玩家2人对决的控制电路

设计东家和玩家2人对决的控制电路可以使用一个状态机来实现，具体实现步骤如下：

1. 设计一个状态机，可以使用 Verilog HDL 中的 always_ff 块来实现。
2. 定义状态机的状态，例如可以定义 4 个状态：发牌、玩家操作、东家操作、结算。
3. 根据状态机的状态，控制纸牌电路和游戏电路的操作，例如在玩家操作状态时，等待玩家输入操作指令，然后根据指令更新游戏状态。

### BCD码显示赢家的结果

将赢家的结果转换为 BCD 码可以使用一个 BCD 转换器来实现，例如可以使用一个查找表将 0-9 的数字转换为对应的 BCD 码。然后，将 BCD 码输出到数字显示器上，即可显示赢家的结果。