用FPGA，在VGA屏幕上每间隔一段距离取一个字模

这个问题涉及到在FPGA上使用VGA显示器以及字模的提取和显示。在FPGA上实现VGA显示通常需要一个VGA控制器模块和一个图像存储模块。字模提取需要将字体数据存储在FPGA中，并通过适当的控制逻辑从存储器中读取所需的字模。

首先，您需要实现一个VGA控制器模块，该模块生成VGA信号以驱动VGA显示器。这个模块负责生成水平同步信号、垂直同步信号和像素时钟信号。

接下来，您需要实现一个图像存储模块，用于存储字体数据。这可以通过使用RAM或ROM来实现。字体数据可以是预先生成的字模，也可以是通过字体生成工具生成的。

然后，您需要编写适当的控制逻辑来读取存储在图像存储模块中的字模数据。这可以通过计算所需的读取地址并从存储器中读取数据来实现。

最后，将读取到的字模数据与VGA控制器生成的像素时钟信号进行匹配，并在合适的位置显示字模。这可以通过将像素数据与VGA控制器的输出信号连接起来来实现。

需要注意的是，实现这个功能涉及到FPGA开发和数字电路设计技术。您需要熟悉FPGA开发工具和HDL编程语言（如Verilog或VHDL），以及有关VGA和字模显示的相关知识。