某CPU具有24位地址总线和16位数据总线，用256K*8位芯片构成1MBROM以及用2M*4位芯片构成8MB DRAM。试设计一个地址译码器。 情分析该题

根据题目描述，我们需要设计一个地址译码器来连接CPU的地址总线和ROM、DRAM芯片。

首先，我们来分析ROM。题目中提到用256K*8位芯片构成1MB ROM。这意味着我们需要8个256K*8位芯片来构建1MB的ROM。因此，我们需要设计一个地址译码器来选择ROM中的特定芯片。

对于ROM的地址译码器，由于有8个芯片，我们需要3位地址来选择其中一个。因此，我们需要一个3-8的地址译码器，将CPU的3位地址总线连接到该译码器。译码器的8个输出线分别连接到8个芯片的片选（chip select）引脚上，以选择特定的芯片进行访问。

接下来，我们来分析DRAM。题目中提到用2M*4位芯片构成8MB DRAM。这意味着我们需要4个2M*4位芯片来构建8MB的DRAM。因此，我们需要设计一个地址译码器来选择DRAM中的特定芯片。

对于DRAM的地址译码器，由于有4个芯片，我们需要2位地址来选择其中一个。因此，我们需要一个2-4的地址译码器，将CPU的2位地址总线连接到该译码器。译码器的4个输出线分别连接到4个芯片的片选引脚上，以选择特定的芯片进行访问。

综上所述，我们需要设计一个3-8的地址译码器用于ROM，以及一个2-4的地址译码器用于DRAM。这样就能够根据CPU的地址总线选择对应的ROM或DRAM芯片进行访问。当CPU发出地址时，地址译码器将根据地址信号选择相应的芯片进行读取或写入操作。

需要注意的是，这只是一个初步的设计方案，实际应用中还需要考虑其他因素如电路布线、信号互联等。