N位BCD码计数器verilog仿真代码

N位二进制编码十进制计数器(BCD码计数器)在Verilog中通常用于模拟数字系统中的定时和计数功能，尤其是处理十进制数据。BCD码是一种将4位二进制表示一个十进制数的方式，所以N位BCD码计数器可以处理从0到(2^N)-1的十进制数值。

以下是一个简单的N位BCD码计数器的Verilog代码示例：

module bcd_counter #(parameter WIDTH = 4) (
    input wire clk,   // 时钟输入
    input wire reset, // 复位信号
    input wire [WIDTH-1:0] out_data // 输出BCD码
);

reg [WIDTH-1:0] count; // 当前计数状态

always @(posedge clk or posedge reset) begin
    if (reset) begin
        count <= 0;
    end else if (clk) begin
        case (count)
            0b0000: out_data <= in_data; // 将输入直接赋值给输出（计数初态）
            // 高位向低位逐位递增，每满四位加一
            default: begin
                out_data[3*WIDTH-1:WIDTH+2] <= {count[WIDTH-1:0], count[WIDTH-2:0]};
                out_data[WIDTH-3:0] <= {count[WIDTH-3:0], count[WIDTH-4:0]};
                count <= count + 1;
            end
        endcase
    end
end

endmodule