AXI STREAM读写DDR
时间: 2023-11-17 19:48:11 浏览: 223
FPGA MPSoC_XCZU2EG实现AXI4接口之DDR读写数据(VITIS实现).zip
AXI-Stream接口是用于传输高速数据的。由于不需要传输地址,可以一直读或写数据。在读写DDR时,可以通过AXI-Stream接口实现数据的高速传输。其中,AXI_CLK是axi_dma_rd的系统时钟,Init_txn_pulse是PS端给的脉冲信号,当Init_txn_pulse拉高时,代表axi_dma_rd可以去读取DDR中的数据。
阅读全文