画出上拉电阻、下拉电阻的典型电路示意图。

上拉电阻和下拉电阻是常用的电子线路设计技术，主要用于处理输入信号的不确定状态或者驱动负载。下面是它们的基本电路示意图：

**上拉电阻（Pull-Up Resistor）：**
在一个开漏（Open Drain）输出的端口，比如GPIO引脚，如果没有外部设备连接并提供低电平，上拉电阻会将这个端口拉高到电源电压。典型电路包括一个引脚和一个较大的电阻值（如10kΩ）连接到VCC（电源），而引脚另一端通常悬空。

**示意图：**

+---+
| VCC (电源)      |
|                  |
|                  |
|   R_pullup (10kΩ)|
|                  |
|                  |
|         GPIO     |
+-----------------+

**下拉电阻（Pull-Down Resistor）：**
在需要保持低电平时，如果引脚没有外部驱动，下拉电阻会让它回到地线。下拉电阻也常常连接到地（GND）并与较小的电阻值（如1kΩ）串联在引脚上。

**示意图：**

+-----------------+
| VCC (电源)      |
|                  |
|                  |
|        GPIO      |
|                  |
|   R_pulldown (1kΩ)|
|                  |
|                  |
|                  |
|         GND      |
+-----------------+