simvision怎么在代码中trace信号

要在代码中trace信号，需要在Verilog/VHDL代码中添加一些代码来生成仿真波形文件。具体步骤如下：

1. 在代码中添加仿真波形文件生成相关的语句，例如：

Verilog语言：

initial
begin
  $dumpfile("wave.vcd");
  $dumpvars(0, my_signal);
end

VHDL语言：

process
begin
  file wave_file : std.textio.file_open("wave.vcd", write_mode);
  wave_process : while true loop
    wait for 10 ns;
    write(wave_file, std_logic'image(my_signal));
  end loop wave_process;
end process;

其中，$dumpfile和$dumpvars语句用于指定生成的仿真波形文件名和需要trace的信号；write语句用于将信号值写入仿真波形文件。

2. 编译代码并运行仿真，生成相应的仿真波形文件。

3. 打开SimVision工具，选择File -> Open来打开仿真波形文件。

4. 在Hierarchy窗口中选择需要trace的信号所在的模块，并展开它。

5. 在Signals窗口中找到需要trace的信号，然后将它拖到波形窗口中。

6. 在波形窗口中可以看到被trace的信号的波形图。可以通过放大、缩小、平移来查看波形的不同部分。

注意：具体语法和操作可能因不同的Verilog/VHDL工具和SimVision工具版本而有所不同，以上步骤仅供参考。