设定定时时间，定时开始后随着时钟输入，数码管显示值递减，直到为0时返回设定值重新开始。 功能要求： 1、可以设60内任何时间作为倒计时的起点。 2、倒计时计数状态用2位数码管显示；计时结束时用1只彩灯作为提示

以下是一个基于Verilog的数字时钟倒计时模块：

module countdown_timer(
  input clk, // 时钟信号
  input rst, // 复位信号
  input [5:0] set_time, // 设定的倒计时时间，单位为秒
  output reg [1:0] count_display, // 倒计时剩余时间的2位数字显示
  output reg led // 计时结束时的1只彩灯提示
);

reg [31:0] count; // 计数器，32位宽度
reg [1:0] count_time; // 倒计时剩余时间的2位数字值

parameter SYS_CLK_FREQ = 50_000_000; // 系统时钟频率，50MHz

// 计算每个计数器时钟周期的时间
parameter COUNT_TIME = SYS_CLK_FREQ / 1000; // 计数器时钟周期为1毫秒

// 计算倒计时所需的计数器周期数
reg [31:0] max_count = set_time * 1000 / COUNT_TIME; 

always @(posedge clk or posedge rst) begin
  if (rst) begin
    count <= 0;
    count_time <= set_time;
    count_display <= count_time;
    led <= 0;
  end else begin
    if (count == max_count) begin
      count <= 0;
      if (count_time > 0) begin
        count_time <= count_time - 1;
        count_display <= count_time;
      end else begin
        led <= 1;
        count_time <= set_time;
        count_display <= count_time;
      end
    end else begin
      count <= count + 1;
    end
  end
end

endmodule

在这个模块中，使用了一个32位计数器来计算时钟周期数，并通过对设定时间的转换来计算出最大计数值max_count。在计数器达到最大计数值时，会进行倒计时的逻辑处理，并更新倒计时剩余时间的数码管值和彩灯状态。在复位时，计数器和倒计时时间都会被清零，数码管会显示设定的倒计时时间，彩灯也会被关闭。