cadence sigrity特征阻抗

在Cadence Sigrity中，特征阻抗是PCB设计中的一个重要参数。特征阻抗是指在设计过程中需要满足的电路板上的走线的阻抗要求。在Layout中，我们可以通过设置规则管理器中的参数来定义特征阻抗。这些参数包括单端走线和差分线的阻抗要求。在开始设计PCB之前，我们会计算出满足阻抗要求的走线，并将这些参数填写到规则管理器中进行布线约束。通过这样的设置，我们可以确保PCB设计中的走线满足特定的阻抗要求。\[1\]
#### 引用[.reference_title]
- *1* [cadence信号完整性 电源完整性 私人学习笔记2 阻抗与耦合度](https://blog.csdn.net/weixin_52366852/article/details/128953964)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^insertT0,239^v3^insert_chatgpt"}} ] [.reference_item]
- *2* *3* [电源完整性之Cadence Sigrity Power SI_AC阻抗仿真](https://blog.csdn.net/weixin_41808082/article/details/118855953)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^insertT0,239^v3^insert_chatgpt"}} ] [.reference_item]
[ .reference_list ]