FPGA利用vga显示，分频为4分频的源代码

以下是一个简单的FPGA利用VGA显示的4分频源代码，你可以根据自己的需要进行修改：

module vga_display(
    input clk, //时钟信号
    output reg hsync, //水平同步信号
    output reg vsync, //垂直同步信号
    output reg [3:0] red, //红色信号
    output reg [3:0] green, //绿色信号
    output reg [3:0] blue //蓝色信号
);

//定义参数
parameter HT = 640; //水平总像素数
parameter HFP = 16; //水平前肩长度
parameter HSP = 96; //水平同步脉冲长度
parameter HBP = 48; //水平后肩长度

parameter VT = 480; //垂直总像素数
parameter VFP = 10; //垂直前肩长度
parameter VSP = 2; //垂直同步脉冲长度
parameter VBP = 33; //垂直后肩长度

reg [9:0] h_count = 0; //水平计数器
reg [8:0] v_count = 0; //垂直计数器

always @(posedge clk) begin
    //水平计数
    if(h_count == HT-1) begin
        h_count <= 0;
        if(v_count == VT-1) begin
            v_count <= 0;
        end else begin
            v_count <= v_count + 1;
        end
    end else begin
        h_count <= h_count + 1;
    end

    //同步信号
    if(h_count < HFP || h_count >= HFP+HSP) begin
        hsync <= 1;
    end else begin
        hsync <= 0;
    end

    if(v_count < VFP || v_count >= VFP+VSP) begin
        vsync <= 1;
    end else begin
        vsync <= 0;
    end

    //颜色信号
    if(v_count < VFP+VSP+VBP && h_count < HFP+HSP+HBP) begin
        red <= 4'b0000;
        green <= 4'b0000;
        blue <= 4'b1111;
    end else begin
        if(h_count[1:0] == 2'b00) begin //4分频
            red <= 4'b1111;
            green <= 4'b0000;
            blue <= 4'b0000;
        end else if(h_count[1:0] == 2'b01) begin
            red <= 4'b0000;
            green <= 4'b1111;
            blue <= 4'b0000;
        end else if(h_count[1:0] == 2'b10) begin
            red <= 4'b0000;
            green <= 4'b0000;
            blue <= 4'b1111;
        end else begin
            red <= 4'b1111;
            green <= 4'b1111;
            blue <= 4'b1111;
        end
    end
end

endmodule

在这个源代码中，我们设置了640x480的分辨率，并使用4分频生成颜色信号。你可以根据自己的需要修改参数以及颜色信号的生成方式。