首页verilog参数优先级

verilog参数优先级

时间: 2023-11-02 13:06:32 浏览: 94

优先级编码器—高位优先-北大verilog课件

优先级编码器—高位优先 1???_???? : 111 01??_???? : 110 001?_???? : 101 0001_???? : 100 0000_1??? : 011 0000_01?? : 010 0000_001? : 001 0000_000? : 000 module priority_low_high (A, P); parameter N = 8; parameter log2N = 3; input [N-1:0] A; //Input Vector output [log2N-1:0] P; // High Priority Index reg [log2N-1:0] P; function [log2N-1:0] priority; input [N-1:0] A; integer I; begin priority = 3’b0; for (I=0; I<N; I=I+1) if (A[I]) priority = I;// Override previous index end endfunction always @(A) P <= priority(A); endmodule 线性结构描述

在Verilog中，参数优先级顺序如下： 1. 局部参数优先于模块参数。 2. 在同一层次结构中，先声明的参数优先于后声明的参数。 3. 在不同层次结构中，优先级由上至下逐层递减，即越靠近顶层模块的参数优先级越高。需要注意的是，如果两个参数具有相同的名称，则局部参数优先于模块参数。如果两个参数都是局部参数，则先声明的参数优先级更高。

阅读全文