FPGA中的case语句详细举例说明

假设我们有一个FPGA设计，需要根据输入信号的不同取值执行不同的操作，可以使用case语句来实现。以下是一个简单的例子，假设有两个输入信号A和B，需要根据它们的取值执行不同的操作：

module example(A, B, out);
  input A, B;
  output [1:0] out;

  reg [1:0] state;

  always @ (A or B) begin
    case ({A, B})
      2'b00: begin
        state <= 2'b00;
        out <= 2'b00;
      end
      2'b01: begin
        state <= 2'b01;
        out <= 2'b01;
      end
      2'b10: begin
        state <= 2'b10;
        out <= 2'b10;
      end
      2'b11: begin
        state <= 2'b11;
        out <= 2'b11;
      end
    endcase
  end
endmodule

在这个例子中，我们定义了两个输入信号A和B，以及一个2位宽的输出信号out。同时，我们定义了一个2位宽的状态寄存器state，用于存储当前的状态。在always块中，我们使用case语句根据输入信号的不同取值执行不同的操作，同时更新状态寄存器和输出信号。例如，当A=0，B=0时，执行第一个分支，将state和out都赋值为00。当A=0，B=1时，执行第二个分支，将state和out都赋值为01。以此类推。

需要注意的是，case语句中的分支顺序非常重要，它们会按照从上到下的顺序进行匹配。因此，如果有多个分支的取值范围有重叠，需要将特殊情况放在前面，一般情况放在后面。另外，case语句中的取值范围必须是确定的，不能使用变量或表达式。