[Timing 38-472] The REFCLK pin of IDELAYCTRL u_system/mig_7series_0/u_system_mig_7series_0_2_mig/u_iodelay_ctrl/u_idelayctrl_200 is not reached by any clock but IDELAYE2 u_system/mig_7series_0/u_system_mig_7series_0_2_mig/u_memc_ui_top_axi/mem_intfc0/ddr_phy_top0/u_ddr_mc_phy_wrapper/u_ddr_mc_phy/ddr_phy_4lanes_1.u_ddr_phy_4lanes/ddr_byte_lane_D.ddr_byte_lane_D/ddr_byte_group_io/input_[4].iserdes_dq_.idelay_dq.idelaye2 has REFCLK_FREQUENCY of 200.000 Mhz (period 5.000 ns). The IDELAYCTRL REFCLK pin frequency must match the IDELAYE2 REFCLK_FREQUENCY property value.

这是一个时序警告，意味着 IDELAYCTRL 模块的 REFCLK 引脚没有被任何时钟信号驱动，但是其下属的 IDELAYE2 模块的 REFCLK_FREQUENCY 属性值为 200MHz。在这种情况下，IDEAYCTRL 模块的 REFCLK_FREQUENCY 应该与其下属 IDELAYE2 模块的 REFCLK_FREQUENCY 属性值相匹配。为了解决这个问题，您需要将 IDELAYCTRL 模块的 REFCLK 引脚连接到一个 200MHz 的时钟引脚上。如果无法提供一个 REFCLK 时钟信号，您可以将 IDELAYE2 模块的 REFCLK_FREQUENCY 属性值更改为与 IDELAYCTRL 模块的 REFCLK 频率匹配的值。