cpu与存储的连接 多重中断中断屏蔽字设计依据cpu执行轨迹

对于第一个问题，CPU与存储器之间的连接通常是通过总线（Bus）实现的。总线是一组用于在不同组件之间传输数据和控制信号的电线集合。CPU通过总线向存储器发出读写请求，并且通过总线接收存储器返回的数据。

对于第二个问题，多重中断和中断屏蔽字的设计通常是基于CPU的执行轨迹。在执行指令的过程中，CPU需要不时处理来自外部设备的中断请求。为了防止某些中断请求被其他中断请求所覆盖，需要设计中断屏蔽字来对中断进行优先级排序和屏蔽控制。同时，多重中断需要考虑CPU在处理一个中断请求时，是否还能够响应其他中断请求，以保证系统的稳定性和响应能力。