verilog变量做数组下标

在Verilog中，可以使用变量作为数组下标，做法如下所示：

module example_module (
    input clk,
    input [7:0] data_in,
    output [7:0] data_out
);

reg [7:0] mem[0:255]; // 声明一个包含256个8位元素的数组

reg [7:0] addr; // 声明一个8位寄存器作为数组下标

always @(posedge clk) begin
    data_out <= mem[addr]; // 使用变量 addr 作为数组下标读取数组元素
end

endmodule

在上面的例子中，我们声明了一个包含256个8位元素的数组 `mem`，并声明了一个8位寄存器 `addr`，作为数组下标。在时钟上升沿触发的时候，使用变量 `addr` 作为数组下标读取数组元素，并将读取到的值赋给输出端口 `data_out`。