测试代码呢

这个测试代码可以用于验证上面的时钟选择模块的功能：

`timescale 1ns / 1ps

module test_clock_mux;

  // 时钟选择模块实例
  clock_mux #(
    .CLK_FREQ(100000000)   // 输入时钟频率
  ) clock_mux_inst (
    .clk_in(clk),         // 输入时钟信号
    .clk_sel(sel),        // 选择信号
    .clk_out1(clk_out1),  // 候选时钟信号1
    .clk_out2(clk_out2)   // 候选时钟信号2
  );

  // 候选时钟频率检测模块实例
  reg [31:0] cnt1 = 0;
  reg [31:0] cnt2 = 0;
  always @(posedge clk_out1) cnt1 <= cnt1 + 1;
  always @(posedge clk_out2) cnt2 <= cnt2 + 1;

  // 测试程序
  reg [1:0] sel = 0;
  reg [31:0] cnt = 0;
  always @(posedge clk) begin
    // 每秒钟切换一次时钟选择信号
    if (cnt == 50000000) begin
      cnt <= 0;
      sel <= sel + 1;
      if (sel == 2) sel <= 0;
    end else begin
      cnt <= cnt + 1;
    end
  end

endmodule

这个测试代码包含了一个 `clock_mux` 的模块实例，并使用其中的 `clk_out1` 和 `clk_out2` 作为两个候选时钟信号。同时，这个测试代码还包含了一个简单的测试程序，每秒钟切换一次时钟选择信号，从而验证时钟选择模块的功能是否正常。

你可以根据自己的需求修改这个测试代码，并根据具体板子的 IO 端口连接情况，修改端口名称和 IO 约束等参数。希望这个测试代码可以帮助你验证时钟选择模块的功能。