用Verilog HDL设计电梯

以下是一个简单的电梯控制器的Verilog HDL设计：

module elevator_controller(
  input clk, // 时钟信号
  input reset, // 复位信号
  input up_button, // 上行按钮信号
  input down_button, // 下行按钮信号
  input [2:0] current_floor, // 当前楼层信号
  output reg [2:0] target_floor, // 目标楼层信号
  output reg up_light, // 上行灯信号
  output reg down_light // 下行灯信号
);

  parameter IDLE = 2'b00; // 空闲状态
  parameter UP = 2'b01; // 上行状态
  parameter DOWN = 2'b10; // 下行状态

  reg [1:0] state; // 状态寄存器

  always @(posedge clk, posedge reset) begin
    if (reset) begin
      state <= IDLE;
      target_floor <= 3'b000;
      up_light <= 1'b0;
      down_light <= 1'b0;
    end else begin
      case (state)
        IDLE: begin
          if (up_button && current_floor < 3'b011) begin
            state <= UP;
            target_floor <= current_floor + 1'b1;
            up_light <= 1'b1;
            down_light <= 1'b0;
          end else if (down_button && current_floor > 3'b000) begin
            state <= DOWN;
            target_floor <= current_floor - 1'b1;
            up_light <= 1'b0;
            down_light <= 1'b1;
          end else begin
            target_floor <= current_floor;
            up_light <= 1'b0;
            down_light <= 1'b0;
          end
        end
        UP: begin
          if (current_floor == target_floor) begin
            state <= IDLE;
            up_light <= 1'b0;
            down_light <= 1'b0;
          end else begin
            target_floor <= target_floor + 1'b1;
          end
        end
        DOWN: begin
          if (current_floor == target_floor) begin
            state <= IDLE;
            up_light <= 1'b0;
            down_light <= 1'b0;
          end else begin
            target_floor <= target_floor - 1'b1;
          end
        end
      endcase
    end
  end

endmodule

该电梯控制器使用一个三位二进制数来表示当前楼层和目标楼层，同时使用一个两位二进制数来表示电梯的状态。电梯有三种状态：空闲（IDLE）、上行（UP）和下行（DOWN）。当电梯处于空闲状态时，如果按下了上行按钮并且当前楼层小于3，则进入上行状态，目标楼层设置为当前楼层+1，上行灯亮，下行灯灭；如果按下了下行按钮并且当前楼层大于0，则进入下行状态，目标楼层设置为当前楼层-1，上行灯灭，下行灯亮。当电梯处于上行或下行状态时，如果当前楼层等于目标楼层，则进入空闲状态，上行灯和下行灯都灭。