makefile设置negdelay

在 Makefile 中设置 negdelay 可以通过在命令中添加参数来完成。negdelay 是一个 Verilog 仿真器的参数，用于设置时钟信号的负向延迟。

例如，假设你的仿真器命令是：

iverilog -o testbench.vvp testbench.v module.v

你可以通过添加参数 `-Dnegdelay=10` 来设置 negdelay 的值为 10，如下所示：

iverilog -o testbench.vvp -Dnegdelay=10 testbench.v module.v

这样，你就成功地设置了 negdelay 的值为 10。请注意，这个方法可能因仿真器而异，具体的设置方式需要参考相应仿真器的文档。