使用Verilog HDL设计一个基于FPGA的图像显示和图像处理的综合性实验，实现图像平铺功能：可通过按键开关A0-A7分别实现横向和纵向的平铺，通过逻辑开关B0-B7与原图显示功能区分；

好的，这是一个非常有挑战性的实验，需要一定的FPGA设计基础和Verilog HDL编程能力。下面是一个大致的设计思路：

1. 首先需要一个图像的输入模块，可以使用FPGA板载的摄像头或者外接的摄像头来获取图像数据。在Verilog HDL中，可以使用VGA接口来实现图像的输入。

2. 接下来需要一个存储模块来存储输入的图像数据，可以使用FPGA板载的SDRAM或者SD卡来实现。在Verilog HDL中，可以使用RAM或者ROM模块来实现存储器。

3. 然后需要一个图像处理模块来实现图像平铺功能。可以使用Verilog HDL中的逻辑运算、移位等操作来实现。

4. 最后需要一个图像输出模块来将处理后的图像数据输出到显示器上。同样可以使用VGA接口来实现。

具体的设计流程和代码实现可能会比较复杂，需要根据实际情况进行调整。建议先从简单的功能入手，逐步扩展到复杂的功能。同时也要注意时序和时钟频率的设计，保证整个系统的稳定性和正确性。