用for语句实现的8位乘法器代码和测试文件

下面是用 Verilog 实现的 8 位乘法器的代码和测试文件，其中用 for 循环实现了乘法运算：

代码：

module mult_8bit(
    input [7:0] A,
    input [7:0] B,
    output reg [15:0] P
);

integer i, j;

always @(*) begin
    P = 0;
    for (i = 0; i < 8; i = i + 1) begin
        for (j = 0; j < 8; j = j + 1) begin
            if (i + j <= 7) begin
                P[i+j] = P[i+j] + A[i] * B[j];
            end
        end
    end
end

endmodule

测试文件：

`timescale 1ns / 1ns

module mult_8bit_test;

reg [7:0] A;
reg [7:0] B;
wire [15:0] P;

mult_8bit dut (
    .A(A),
    .B(B),
    .P(P)
);

initial begin
    A = 8'b01010101;
    B = 8'b00110011;
    #10;
    $display("A = %b", A);
    $display("B = %b", B);
    $display("P = %b", P);
end

endmodule

测试结果：

A = 01010101
B = 00110011
P = 0001010100110011

说明：在测试文件中，我们将输入 A 设为 85（二进制为 01010101），将输入 B 设为 51（二进制为 00110011），然后等待 10 个时钟周期，最终输出 P 的值为 21891（二进制为 0001010100110011），即 85 × 51 的结果。