verilog设计一个四位的二进制码和格雷码的相互转化器当SW5=1时，通过实验箱上的拔档开关SW1-SW4，输入4位二进制信号，输入信号用LED1-LED4灯上显示（灯亮表示1），转换为格雷码后，在LED5-LED8灯上显示。 当SW5=0时，拔档开关SW1-SW4输入4位格雷码，输入信号用LED1-LED4灯上显示，转换为二进制码后，在LED5-LED8灯上显示。

以下是Verilog代码：

module binary_gray_converter (
    input wire SW5, SW1, SW2, SW3, SW4,
    output reg LED1, LED2, LED3, LED4, LED5, LED6, LED7, LED8
);

reg [3:0] binary_signal;
reg [3:0] gray_signal;

// 二进制转格雷码
always @ (SW1 or SW2 or SW3 or SW4) begin
    if (SW5) begin
        binary_signal = {SW4, SW3, SW2, SW1};
        gray_signal[0] = binary_signal[0] ^ binary_signal[1];
        gray_signal[1] = binary_signal[1] ^ binary_signal[2];
        gray_signal[2] = binary_signal[2] ^ binary_signal[3];
        gray_signal[3] = binary_signal[3];
        LED1 = binary_signal[0];
        LED2 = binary_signal[1];
        LED3 = binary_signal[2];
        LED4 = binary_signal[3];
        LED5 = gray_signal[0];
        LED6 = gray_signal[1];
        LED7 = gray_signal[2];
        LED8 = gray_signal[3];
    end
    // 格雷码转二进制
    else begin
        gray_signal = {SW4, SW3, SW2, SW1};
        binary_signal[0] = gray_signal[0] ^ gray_signal[1];
        binary_signal[1] = gray_signal[1] ^ gray_signal[2];
        binary_signal[2] = gray_signal[2] ^ gray_signal[3];
        binary_signal[3] = gray_signal[3];
        LED1 = gray_signal[0];
        LED2 = gray_signal[1];
        LED3 = gray_signal[2];
        LED4 = gray_signal[3];
        LED5 = binary_signal[0];
        LED6 = binary_signal[1];
        LED7 = binary_signal[2];
        LED8 = binary_signal[3];
    end
end

endmodule

这里用到了一个 `always` 块，当 `SW5` 改变时，会根据其值执行不同的逻辑。当 `SW5` 为 1 时，先将 `SW1`~`SW4` 转化为二进制码，然后再将其转化为格雷码。在这个过程中，用到了异或运算符 `^`。最后将二进制码和格雷码分别用 `LED1`~`LED4` 和 `LED5`~`LED8` 显示出来。当 `SW5` 为 0 时，执行类似的逻辑，只不过是先将 `SW1`~`SW4` 转化为格雷码，然后再将其转化为二进制码。