Makefile编写规则

Makefile是一个用于自动化编译和构建程序的工具，其中包含了一些规则，用于指定依赖关系和生成目标文件的方式。

Makefile的基本格式如下所示：

target: dependencies
 [tab] command

其中，target是要生成的目标文件名，dependencies是生成目标文件所依赖的文件，command是生成目标文件的命令。

Makefile中还包含一些预定义变量和内置函数，可以帮助我们更方便地编写规则，例如：

- CC：指定C编译器
- CFLAGS：指定编译选项
- LDFLAGS：指定链接选项
- $(wildcard pattern)：查找符合模式pattern的文件
- $(patsubst pattern,replacement,text)：将文本text中符合模式pattern的部分替换为replacement

除此之外，还可以使用条件语句和循环语句等，使Makefile更加灵活和强大。