veilog写矩阵乘法

下面是一个简单的 Verilog 代码，实现两个 3x3 的矩阵相乘：

module matrix_mult(
  input [2:0] A[0:2][0:2], // 输入矩阵 A
  input [2:0] B[0:2][0:2], // 输入矩阵 B
  output reg [7:0] C[0:2][0:2] // 输出矩阵 C
);

  integer i, j, k;

  always @(*) begin
    for (i = 0; i < 3; i = i + 1) begin
      for (j = 0; j < 3; j = j + 1) begin
        C[i][j] = 0;
        for (k = 0; k < 3; k = k + 1) begin
          C[i][j] = C[i][j] + A[i][k] * B[k][j];
        end
      end
    end
  end

endmodule

这个代码定义了一个名为 `matrix_mult` 的模块，它有两个 3x3 的输入矩阵 A 和 B，以及一个 3x3 的输出矩阵 C。在 `always` 块中，使用三重循环计算矩阵乘积，并将结果存储在输出矩阵 C 中。输出矩阵 C 的每个元素都是 8 位宽的，因此需要使用 `reg [7:0]` 来定义。