verilogHDL 跑马灯具备显示速度的功能

Verilog HDL 跑马灯是一种简单的数字电路设计，可以在 FPGA 或者 ASIC 设计中使用。为了添加显示速度的功能，我们可以通过增加计数器来实现。

以下是一个简单的 Verilog HDL 跑马灯代码，其中包含了计数器，并且可以通过修改计数器的值来控制显示速度。

module led_blink(
    input clk,
    output reg [7:0] led
);

reg [25:0] counter = 0; // 26-bit 计数器，可以表示 67108863 个时钟周期
reg [2:0] speed = 3'b001; // 用三个比特来表示速度，初始值为 1

always @(posedge clk) begin
    counter <= counter + 1;
    if (counter == 67108863) begin // 当计数器达到最大值时，重置计数器并且更新 LED 灯状态
        counter <= 0;
        led <= led << 1;
        if (led == 8'b00000001) begin
            led <= 8'b10000000;
        end
    end
end

always @(posedge clk) begin // 通过按键切换速度
    if (btn == 1'b1) begin
        speed <= speed + 1;
        if (speed == 3'b100) begin
            speed <= 3'b001;
        end
    end
end

endmodule

在该代码中，我们使用了一个 26 位的计数器来对时钟周期进行计数。当计数器达到最大值时，我们就会将计数器清零，并且更新 LED 灯的状态。另外，我们还添加了一个按键来切换速度，通过修改 `speed` 的值来改变 LED 灯的显示速度。在该代码中，我们使用了 3 位二进制数来表示速度，其中 `001` 表示最慢的速度，`100` 表示最快的速度。

需要注意的是，在实际设计中，我们需要根据 FPGA 或者 ASIC 的时钟频率来选择合适的计数器位宽和计数器最大值，以及调整速度的值。