用verilog编写一个四位比较器

以下是一个使用Verilog编写的四位比较器的示例代码：

module four_bit_comparator(
    input [3:0] A,
    input [3:0] B,
    output equal,
    output A_greater_than_B,
    output B_greater_than_A
);

assign equal = (A == B);
assign A_greater_than_B = (A > B);
assign B_greater_than_A = (A < B);

endmodule

在这个模块中，我们有两个四位输入A和B，并且我们需要比较它们。我们使用三个输出信号来表示它们之间的比较结果：equal表示A和B相等，A_greater_than_B表示A大于B，B_greater_than_A表示B大于A。

我们使用assign语句来计算输出信号的值。对于equal信号，我们检查A和B是否相等。对于A_greater_than_B和B_greater_than_A信号，我们使用逻辑运算符来比较A和B的大小关系。

这是一个简单的四位比较器的实现，你可以根据需要进行修改和扩展。