vector<double> v_delay; vector<double> v_jitter;

这段代码定义了两个名为 `v_delay` 和 `v_jitter` 的向量，存储的元素类型为 `double`。

`vector` 是C++标准库中的一个容器类型，可以用来存储一组元素。在这里，`vector<double>` 表示存储一组 `double` 类型的元素。`v_delay` 和 `v_jitter` 分别表示两个向量的名称，可以根据实际需求进行命名。

这两个向量可以使用 `push_back` 方法将元素逐个添加到向量的末尾。例如，可以使用以下语句将一个名为 `delay` 的 `double` 类型变量添加到 `v_delay` 向量的末尾：

v_delay.push_back(delay);

同样地，可以使用以下语句将一个名为 `jitter` 的 `double` 类型变量添加到 `v_jitter` 向量的末尾：

v_jitter.push_back(jitter);

添加完元素后，可以使用 `v_delay[i]` 和 `v_jitter[i]` 访问向量中的元素，其中 `i` 表示元素的下标。

相关问题

module Duty_Period_Adjust_module ( CLK, RSTn, AddDuty_In, SubDuty_In, AddPeriod_In, SubPeriod_In, Duty, Count_P ); input CLK; input RSTn; input AddDuty_In; //Add Duty Ratio input SubDuty_In; //Subtract Duty Ratio input AddPeriod_In; //Add Period input SubPeriod_In; //Subtract Period output reg [7:0]Duty; //Duty Ratio of PWM output reg [23:0]Count_P; //period of PWM = Count_P/50_000_000 wire neg_AddDuty; wire neg_SubDuty; wire neg_AddPeriod; wire neg_SubPeriod; Jitter_Elimination_module U1 ( .CLK( CLK ) , .RSTn( RSTn ) , .Button_In( AddDuty_In ) , //While AdjtDuty_In from 1 to 0, neg_AddDuty = 1 .Button_Out( neg_AddDuty ) ); Jitter_Elimination_module U2 ( .CLK( CLK ) , .RSTn( RSTn ) , .Button_In( SubDuty_In ) , //While SubDuty_In from 1 to 0, neg_SubDuty = 1 .Button_Out( neg_SubDuty ) ); Jitter_Elimination_module U3 ( .CLK( CLK ) , .RSTn( RSTn ) , .Button_In( AddPeriod_In ) , //While AddPeriod_In from 1 to 0, neg_AddPeriod = 1 .Button_Out( neg_AddPeriod ) ); Jitter_Elimination_module U4 ( .CLK( CLK ) , .RSTn( RSTn ) , .Button_In( SubPeriod_In ) , //While SubPeriod_In from 1 to 0, neg_SubPeriod = 1 .Button_Out( neg_SubPeriod ) ); always @ ( posedge CLK or negedge RSTn ) begin if( !RSTn ) Duty <= 'd50; else if( neg_AddDuty == 1'b1 ) if( Duty == 'd100 ) Duty <= 'd0; else Duty <= Duty + 'd10; else if( neg_SubDuty == 1'b1 ) if( Duty == 'd0 ) Duty <= 'd100; else Duty <= Duty - 'd10; else Duty <= Duty; end /******************* While Count_P = 500_000, Period of PWM = 10ms, Frequency of PWM = 100HZ ; While Count_P = 250_000, Period of PWM = 5ms, Frequency of PWM = 200HZ ; While Count_P = 50_000, Period of PWM = 1ms, Frequency of PWM = 1000HZ ; *******************/ always @ ( posedge CLK or negedge RSTn ) begin if( !RSTn ) Count_P <= 'd250_000; else if( neg_AddPeriod == 1'b1 ) begin if( Count_P == 'd500_000 ) Count_P <= 'd50_000; else Count_P <= Count_P + 'd50_000; end else if( neg_SubPeriod == 1'b1 ) begin if( Count_P == 'd50_000 ) Count_P <= 'd500_000; else Count_P <= Count_P - 'd50_000; end else Count_P <= Count_P; end endmodule

这段 Verilog 代码实现了一个 Duty_Period_Adjust 模块，用于调节 PWM 的占空比和周期。在模块中，输入 AddDuty_In 和 SubDuty_In 用于增加/减少占空比，输入 AddPeriod_In 和 SubPeriod_In 用于增加/减少周期。输出 Duty 表示 PWM 的占空比，Count_P 表示 PWM 的周期。模块中还包含了 Jitter_Elimination_module 模块，用于消除抖动信号。在 always 块中，根据输入信号和当前状态更新占空比和周期的值。注意到 Count_P 的值可以控制 PWM 的频率，当 Count_P = 500000 时，频率为 100HZ，当 Count_P = 250000 时，频率为 200HZ，当 Count_P = 50000 时，频率为 1000HZ。

OPTIONS(SKIP=1) load data CHARACTERSET AL32UTF8 #{INFILE} append into table T_DM_AG_NET_CITY_5MI fields terminated by '@#' trailing nullcols (CITY_CODE, CITY_NAME, ONLINE_USER_CNT, INTER_EXPORT_BANDWITH, INTERCONN_BANDWITH, VENUE_BANDWITH, INTER_EXPORT_DL_FLOW, INTER_EXPORT_UL_FLOW, INTERCONN_DL_FLOW, INTERCONN_UL_FLOW, VENUE_DL_FLOW, VENUE_UL_FLOW, INTER_EXPORT_DL_BAND_RATIO, INTER_EXPORT_UL_BAND_RATIO, INTERCONN_DL_BAND_RATIO, INTERCONN_UL_BAND_RATIO, VENUE_DL_BAND_RATIO, VENUE_UL_BAND_RATIO, INTERCONN_DELAY, INTER_EXPORT_DELAY, INTERCONN_JITTER, INTER_EXPORT_JITTER, INTERCONN_LOST_PACK_RATIO, INTER_EXPORT_LOST_PACK_RATIO, STAT_DATE "TO_DATE(#{second},'SYYYY-MM-DD HH24:MI:SS')", LOAD_TIME "SYSDATE")

这是一个 Oracle 数据库的 SQL 语句，用于将数据从一个文件导入到 T_DM_AG_NET_CITY_5MI 表中。其中，文件的编码为 AL32UTF8，字段之间用 '@#' 分隔，末尾有空字段。导入的字段包括 CITY_CODE、CITY_NAME 等等。其中，STAT_DATE 和 LOAD_TIME 字段分别被转换为特定的日期格式。